CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 3461.62 .63 .64 .65 .66 ... 4323 »
  1. wave_generator

    0下载:
  2. 一个简单的函数信号发生器工程源代码,可以产生方波,锯齿波,三角波,正弦波等基本信号,频率可调-A simple function generator project source code, you can generate a square wave, sawtooth, triangle, sine and other basic signal, adjustable frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:616.26kb
    • 提供者:范特
  1. day3lab

    0下载:
  2. I have uploaded some program file of basic circuits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:277.5kb
    • 提供者:suneet
  1. iicaUVM

    0下载:
  2. I2C硬件描述语言代码、验证环境以及说明文档,已通过验证-I2C hardware descr iption language code, documentation and verification environment, which has been verified
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:169.22kb
    • 提供者:hedongming
  1. uart_ip

    0下载:
  2. UART硬件描述语言代码,经过验证可用,符合spec协议-UART hardware descr iption language code, proven available, in line with the protocol spec
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:9.63kb
    • 提供者:hedongming
  1. FPGA-Vrilog

    0下载:
  2. 我们课程设计的代码,课设内容是基于FPGA的时间测量和AD模数转换。该代码是用Verilog语言编写的。-Our curriculum design code, class-based content is FPGA-based time measurement and AD analog to digital conversion. The code is written in Verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.48kb
    • 提供者:Mia
  1. LCD

    0下载:
  2. LCD的循环输出,在Quartus二的环境下进行开发,DE2-70的开发板,用VHDL语言编写-LCD de xúnhuán shūchū, zài Quartus èr de huánjìng xià jìnxíng kāifā,DE2-70 de kāifā bǎn, yòng VHDL yǔyán biānxiě
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:612.84kb
    • 提供者:王鲁苏
  1. vga_controller

    0下载:
  2. vga controller (640x480) Spartan3E FPGA board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:32.03kb
    • 提供者:katerina
  1. music_player

    0下载:
  2. 音乐播放器,各模块使用VHDL写的,拥有暂停功能。jishu模块根据时钟信号产生八位递增的地址信号,传到music模块。music模块存放音乐的数据,根据得到的地址输出音阶。tonetab接收到音阶信号后会输出当前的音阶是多少,是否为高八度,用于数码管显示,同时将此音阶需要的分频率传给speaker模块。speaker模块根据接受到的分频比对2M的时钟进行分频,然后送给蜂鸣器发出声音。-Music player, each module written in VHDL, with pause f
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.35mb
    • 提供者:马梁
  1. VHDL--VGA

    0下载:
  2. 此VHDL语言程序可以控制液晶屏幕任意动画播放-The VHDL language program can control the LCD screen any animation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1022byte
    • 提供者:ZHOU
  1. base-on-FPGA-cpu-

    0下载:
  2. 基于FPGA的嵌入式CPU的制作,包含了代码和测试程序,以及在UBUTNU环境下的调试工具-FPGA-based embedded CPU card, contains code and testing procedures, as well as in UBUTNU environment of debugging tools
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:62.1kb
    • 提供者:辰星和月
  1. fpuvhdl_latest.tar

    0下载:
  2. floating point unit which gives more precision output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:109.29kb
    • 提供者:madhu
  1. VHDL-1-7

    0下载:
  2. VHDL课程的7个实验的实验报告附代码。-seven experiment reports of VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:469.67kb
    • 提供者:谢南
« 1 2 ... .56 .57 .58 .59 .60 3461.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com