CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .57 .58 .59 .60 .61 3462.63 .64 .65 .66 .67 ... 4323 »
  1. music-by-FPGA

    0下载:
  2. 音乐发生器,使用FPGA产生音符,实测通过。-music by FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.43kb
    • 提供者:phoenix
  1. lab4

    0下载:
  2. s the design and simulation of a simple traffic light controller: The controller consists of a clock divider block, two sequential circuits: a timing counter and a signal generator (state generator), and a decoder. The counter is used to define a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:517.31kb
    • 提供者:titorgtfo
  1. risc8

    0下载:
  2. 八位简易risccPU,采用verilog描述,FPGA实现-8bit risc CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:458.95kb
    • 提供者:于斌
  1. vga

    0下载:
  2. VGA控制器,Verilog描述,ISE工作环境-VGA controler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:125.92kb
    • 提供者:于斌
  1. RS_255_223_ENCODER

    0下载:
  2. rs255编码解码器,verilog描述,FPGA实现-RS255 223 ENCODER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:502.99kb
    • 提供者:于斌
  1. state-machine

    0下载:
  2. 一个简单的用verilog实现的售货机状态机设计,内有word介绍设计的原理-A simple realization of a vending machine with verilog state machine design, there are design principles introduced word
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:68.73kb
    • 提供者:csy
  1. Synchronous-FIFO-

    0下载:
  2. 一个用verilog实现的同步fifo设计,压缩包里有word介绍设计中各信号的作用-Achieve a synchronous fifo with verilog design, compression bag has the role of word describes the design of the signals
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:118.47kb
    • 提供者:csy
  1. MIPS

    0下载:
  2. 用verilog编写的简单的类MIPS多周期流水化处理器实现,基本功能包括9条指令和两位动态分支预测,压缩包里的word详细说明了结构中的细节-Written by verilog simple class multi-cycle pipelined MIPS processor, the basic features include 9 instruction and two dynamic branch prediction, compressed bag word specifies th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:234.28kb
    • 提供者:csy
  1. stopwatch-design-and-verification

    0下载:
  2. 一个具有秒表功能的模块,具有计时、清零、暂停等功能,精度为0.01s-The module has a stopwatch function, with time, cleared, pause function, accuracy 0.01s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:6.58kb
    • 提供者:csy
  1. VHDL

    0下载:
  2. 彩灯控制器设计 彩灯控制器设计 彩灯控制器设计 -Lantern controller design lantern controller design lantern controller design lantern controller design lantern controller design lantern controller design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:80kb
    • 提供者:杨永福
  1. sales

    0下载:
  2. 自动售货机,与现实生活中的售货机功能类似,可以自动进行找零-Vending machines, vending machines and similar real life, there is a function to automatically calculate the price of goods
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:8.72kb
    • 提供者:white snow
  1. RECEIVER

    0下载:
  2. 此程序为基于OFDM的802.11a的接收端的VERILOG代码,包含所有模块。-This program is VERILOG code receiving end 802.11a OFDM-based, including all modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.43mb
    • 提供者:杨庆
« 1 2 ... .57 .58 .59 .60 .61 3462.63 .64 .65 .66 .67 ... 4323 »
搜珍网 www.dssz.com