CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 3460.61 .62 .63 .64 .65 ... 4323 »
  1. SR_SerIn

    0下载:
  2. Shift Register, Serial In Parallel Out VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.21kb
    • 提供者:Huy
  1. Testbench_SR_SerIn

    0下载:
  2. Testbench for Shift Register, Serial in Parallel out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.55kb
    • 提供者:Huy
  1. TLC5510

    0下载:
  2. TLC5510的驱动程序,采用Verilog语言编写-TLC5510 driver, the use of Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.15mb
    • 提供者:890921
  1. LCD12864

    0下载:
  2. 用Verilog语言编写的LCD12864显示驱动程序,简单实用-Using Verilog language LCD12864 display driver, simple and practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.33mb
    • 提供者:890921
  1. LCD1602

    0下载:
  2. LCD1602驱动程序,采用Verilog语言编写-The LCD1602 driver, the use of Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.13mb
    • 提供者:890921
  1. VGA11

    0下载:
  2. 自制VGA接口显示,用Verilog语言编写-Homemade VGA interface display, using Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.46mb
    • 提供者:890921
  1. wave_gen

    0下载:
  2. 波形发生器,可以产生正弦波,锯齿波,方波。Verilog语言编写-Waveform generator, can generate sine wave, sawtooth wave, square wave. Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:753.12kb
    • 提供者:890921
  1. ram256x8

    0下载:
  2. 256*8存储器,采用Verilog语言编写-256*8 memory, using Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:108.54kb
    • 提供者:890921
  1. C702

    0下载:
  2. 控制HMC702的VHDL程序代码,实际使用是可以的,HMC MODE-HMC702 SPI VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:863byte
    • 提供者:李泽
  1. systemc

    0下载:
  2. 用新兴的硬件描述语言SYSTEMC编写的一个ALU功能单元-SYSTEMC programme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.44kb
    • 提供者:祝润
  1. ME

    0下载:
  2. the motion vector of the individual frame is estimated by using the cross search estimation algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1012byte
    • 提供者:suriya
  1. aman

    0下载:
  2. Clock registive register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.15mb
    • 提供者:Sid
« 1 2 ... .55 .56 .57 .58 .59 3460.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com