CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 3465.66 .67 .68 .69 .70 ... 4323 »
  1. alu_struct

    0下载:
  2. ALU written in VHDL, tested in FPGA advantage, there will be no support on this code. All right reserved by developer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.22kb
    • 提供者:nadir
  1. fftw3mat

    0下载:
  2. 介绍了如何利用c语言来实现数字信号处理中常用的fft,并介绍了如何利用matlab验证-intruduce how to use c to finish fft,and use matlba to ensure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:862.26kb
    • 提供者:黄易飞
  1. fpga_lcd_vhdl

    0下载:
  2. 对于开发fpga有很好的帮助,可以快速的帮助你入门,是经典的vhdl的源程序-Fpga for the development of a very good help, you can quickly get you started, here is a classic source of vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:谢晋宏
  1. VHDL

    0下载:
  2. 再FPGA上經由VGA顯示一半黑一半白的圖示-By the FPGA and then VGA display half black half white icon
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:678byte
    • 提供者:KICK
  1. ASANDJTAG

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:139.56kb
    • 提供者:xiaozhaofeng
  1. pinlvji_5

    0下载:
  2. 用Verilog语言实现的5位频率计设计,为实现功能验证,测频信号是由内部时钟源分频得到,为25KHZ,数据输出为串行输出。使用的硬件资源是altera公司的EPM7218,晶振为40MHZ。-Verilog language used to achieve the five frequency meter design, to achieve functional verification, signal frequency measurement by the internal clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:288.07kb
    • 提供者:李晓宇
  1. uart_vhdl

    0下载:
  2. VHDL语言的实现标准的UART串口,并可以多次例化成多串口的-The realization of VHDL language standard UART serial port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:10.12kb
    • 提供者:刘宏
  1. fft_VHDL

    0下载:
  2. 使用altra的quartus8.1作为开发环境,用硬件语言VHDL实现了fft的变化-Altra as quartus8.1 use the development environment, language VHDL hardware changes to achieve the fft
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:69.92kb
    • 提供者:黄易飞
  1. FPGA-Design

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:35.5kb
    • 提供者:罗春成
  1. user_logic_Open_I2C

    0下载:
  2. 基于sopc系统的iic总线设计,提供关于片上系统的iic设计源代码及驱动-iic of system on programming chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:11.94kb
    • 提供者:yly
  1. VHDLCODE

    0下载:
  2. VHDL的一些典型源代码,有七段数码管译码器,格雷码转换为二进制码,八位数字比较器等等。-Typical VHDL source code, there are Seven-Segment LED Decoder, Gray code is converted to binary code, the eight figures and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:156.83kb
    • 提供者:李军
  1. pmw2ppm

    0下载:
  2. Vhdl code PPM to pwm converte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.62kb
    • 提供者:SANTOSH
« 1 2 ... .60 .61 .62 .63 .64 3465.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com