CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .59 .60 .61 .62 .63 3464.65 .66 .67 .68 .69 ... 4323 »
  1. pjt_i2c

    0下载:
  2. source code of i2c implement ion in spartan 3e starter kit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.1kb
    • 提供者:anitha nambiar
  1. autoseller

    0下载:
  2. 设计FPGA模块模拟自动售货机的工作过程,功能如下(1)售货机有两个进币孔,一个是输入硬币,一个是输入纸币,硬币的识别范围是5角和1 元的硬币,纸币的识别范围是1 元、5 元,10 元,20 元,50元,100元。乘客可以连续多次投入钱币。(2)顾客可以选择的商品种类有16种,价格分别为1-16元,顾客可以通过输入商品的编号来实现商品的选择。即有一个小键盘(0-9按键)来完成,比如输入15时要先输入1,再输入5。(3)顾客选择完商品后,可以选择需要的数量。然后可以继续选择商品及其数量,每次可以选
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.09kb
    • 提供者:shan
  1. DDS__VERILOG____

    0下载:
  2. 实现dds,能够实现dds设计,是本人收集的-Achieve dds, dds design can be achieved, is my collection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.09kb
    • 提供者:energy
  1. 4x4_bits_Booth_Algorithm

    0下载:
  2. Verilog写的booth算法,是微机原理的基本算法,对Verilog的入门有帮助,包含代码和报告-Booth algorithm written in Verilog is the basic principle of computer algorithms, Verilog entry helpful, the report contains the code and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3.09kb
    • 提供者:lai
  1. infrared_85375530

    0下载:
  2. 经典的红外收发源程序,还不错的,有一定的参考价值。-Classic source of infrared transceiver, but also good, with some reference value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.09kb
    • 提供者:Felix
  1. i2cEeprom

    0下载:
  2. A simulation model for the 24Cxx series of I2C EEPROMs from M. Neumann (Hamburg univ) used for verification of a I2C-master
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:3.09kb
    • 提供者:rico
  1. SPI2REG.ZIP

    0下载:
  2. SPI interface to register rd/wt interface. Tested and used in project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.09kb
    • 提供者:sean
  1. I2c

    0下载:
  2. 这是一个I2c源代码,通过数码管显示通信的数据-I2c which is a source code display by a digital data communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.09kb
    • 提供者:吴超
  1. Verilog_Design

    0下载:
  2. Clock_Dithering_Verilog this is a Clock u_dither, 大家想要做Verilog去抖动的可以参考.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.09kb
    • 提供者:leniux
  1. altpll0

    0下载:
  2. 锁相环的使用 可以倍频或者分频 可以最多四个输出-Your use of Altera Corporation s design tools, logic functions --and other software and tools, and its AMPP partner logic --functions, and any output files from any of the foregoing --(including device programmin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.09kb
    • 提供者:benben
  1. vhdl

    0下载:
  2. 最高优先级编码器和直流电机控制器,供初学者学习使用,方便快捷,有很强的参考价值-The highest priority encoder and DC motor controller, for beginners learning to use, convenient and has a strong reference value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.09kb
    • 提供者:张楚荀
  1. armok01120249

    0下载:
  2. arm 开发套件v1.2注册文件,开发嵌入式的必备软件-arm develop suit v1.2 cracker
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.09kb
    • 提供者:孔峰
« 1 2 ... .59 .60 .61 .62 .63 3464.65 .66 .67 .68 .69 ... 4323 »
搜珍网 www.dssz.com