CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 3468.69 .70 .71 .72 .73 ... 4323 »
  1. 7led

    0下载:
  2. 一个最大公约数七段显示器编码VHDL代码设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.07kb
    • 提供者:linew
  1. circuit_simulate

    0下载:
  2. c语言写的一个分析电路级别 模拟电路输入输出的小程序 原数字电路用Verilog语言描述-c language to write an analysis of circuit-level analog input and output of small programs of the original Verilog language to describe digital circuits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.07kb
    • 提供者:苹果
  1. horno

    0下载:
  2. Code to temperature control, Asembler,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.07kb
    • 提供者:Volta
  1. oneperiod

    0下载:
  2. 将正弦波分割,数字化处理,即dds技术,为verilog做准备
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.07kb
    • 提供者:严新文
  1. 4bitadd

    0下载:
  2. 4位全加器原码,包括仿真码和4位计数器码。-four full adder original code, including the simulation code and four counter code.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.07kb
    • 提供者:尹以茳
  1. bist(1)

    0下载:
  2. In this paper, we have explained the purpose of FPGA testing. A built-in-self-test (BIST) is one type of testing. This test is performed internally to find any faults within a FPGA chip. This paper explains why testing is important to FPGAs. It also
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.07kb
    • 提供者:saravanan
  1. EDS_AC_RA_DeviceNet

    0下载:
  2. Profile Bus 的GSD文件,在调试PLC的时候需要用到-the GSD file for Profi-BUS in PLS debug
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.07kb
    • 提供者:Jason
  1. MemControl

    0下载:
  2. Memory Controller verilog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.07kb
    • 提供者:Kumar
  1. cpu

    0下载:
  2. 关于FPGA的CPU的设计,可以看一下,大家讨论学习一下啊-The CPU on the FPGA design, you can see, we discussed learning about ah
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.07kb
    • 提供者:王飞
  1. PWM

    0下载:
  2. verilogHDL语言编写,简单的FPGA脉冲程序,初学者必备。-verilogHDL language, a simple FPGA pulse program, beginners must.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:3.07kb
    • 提供者:
  1. maopaopaixu

    0下载:
  2. 综合对比了几个排序程序之后,发现这个冒泡排序是相对实用性强的,可修改性强-Comprehensive comparison of several sorting procedures, the bubble sort is relatively practical, modifiability
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:3.07kb
    • 提供者:wuliang
  1. Source_Code

    0下载:
  2. Xilinx的IP核源码例化,可实现分频和倍频处理,亲测成功-Xilinx instantiated IP core source code, which can realize frequency and frequency doubling processing, measuring success
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.07kb
    • 提供者:tmmdh
« 1 2 ... .63 .64 .65 .66 .67 3468.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com