CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 3470.71 .72 .73 .74 .75 ... 4323 »
  1. 04_led_test

    0下载:
  2. 完整的跑马灯的FPGA代码,芯片为xilinx的S6(run led FPGA code , based on S6 of xilinx)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-04
    • 文件大小:1.28mb
    • 提供者:声声不洗
  1. VGA

    0下载:
  2. 进阶实验_05_VGA :通过VGA显示一个汉字,800X600@72Hz-Advanced experimental _05_VGA: through the VGA display a Chinese characters, 800 x600 @ 72 hz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.28mb
    • 提供者:FLL
  1. VHDL-Handbook

    0下载:
  2. VHDL handbook is very nice and suitable guide to HVDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.28mb
    • 提供者:stdominic
  1. VHDL-Handbook

    0下载:
  2. a simple ebook to familiarize basic concepts of VHDL-a simple ebook to familiarize basic concepts of VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.28mb
    • 提供者:roshan
  1. VHDL-Handbook

    0下载:
  2. vhdl handbook, definition, example, using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.28mb
    • 提供者:ali
  1. VHDL-Handbook

    0下载:
  2. Vhdl hand book a very good reference for vhdl language describing , syntax of the language with examples to each syntax are explained in details in the book.-Vhdl hand book a very good reference for vhdl language describing , syntax of the language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.28mb
    • 提供者:mohamed
  1. uart232

    0下载:
  2. 基于FPGA的异步串行通行,用MAX232转化的,利用VHDL语言写的,都已调通,有很大的使用价值!-FPGA-based asynchronous serial passage, with MAX232 conversion using VHDL language written in, have been transferred pass, there is a great value!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.28mb
    • 提供者:xuyanhui
  1. 8-TFT_24

    0下载:
  2. 基于Xilinx Spartan6自制开发板实验,2.4存TFT屏静态刷新特定图片。如果要修改图片,请使用Matlab将图片生成*.coe格式,生成ROM加载。-Development board based on Xilinx Spartan6 homemade experiment, 2.4 TFT screen kept static refresh specific picture. If you want to modify the picture, the image is gene
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.28mb
    • 提供者:康二栋1号
  1. hdladvance

    0下载:
  2. Advanced HDL Design Training On Xilinx FPGA-Advanced HDL DesignTraining On Xilinx FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.28mb
    • 提供者:小刚
  1. Multiplication

    0下载:
  2. 可通过简单的调节实现两个任意字节长度数据的乘法-Can be achieved by simple adjustment of two arbitrary byte-sized data multiplication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.28mb
    • 提供者:Adam
  1. shizhong

    0下载:
  2. VHDL时钟芯片设计,走时加显示,用于XC3S50-TQ144,引脚已定义,可直接载入运行-VHDL clock design with display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.28mb
    • 提供者:瞿昕宇
  1. electronic_clock

    0下载:
  2. 一个电子时钟,可以显示时、分、秒,用户可以设置时间,可实现跑表功能,闹钟功能,调整数码管的亮度。-An electronic clock that can display hours, minutes, seconds.And the user can set the time.What s more,it can achieve stopwatch function, alarm function, adjust brightness LED tube.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.28mb
    • 提供者:
« 1 2 ... .65 .66 .67 .68 .69 3470.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com