CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 3536.37 .38 .39 .40 .41 ... 4323 »
  1. PULSEWIDTH

    0下载:
  2. 一个关于脉冲宽度的VHDL实例,对于VHDL语言的学习者很有帮助。-Pulse width on the VHDL example, the VHDL language learners helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:57.81kb
    • 提供者:dalchan
  1. MUTICOUNT

    0下载:
  2. 一个关于计数器的VHDL实例,对于VHDL语言的学习者很有帮助。-VHDL on the counter example, the VHDL language learners helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.7kb
    • 提供者:dalchan
  1. BCDADDER

    0下载:
  2. 一个关于BCDADDR的VHDL实例,对于VHDL语言的学习者很有帮助。-VHDL on the BCDADDR example, for very helpful VHDL language learners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:45.01kb
    • 提供者:dalchan
  1. dianziqing

    0下载:
  2. EDA设计,电子琴,适合使用QuartusII编译、执行、仿真----电子类同学专用-EDA design, flower, suitable for use QuartusII compiler, execution, simulation students dedicated electronics----
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:617.49kb
    • 提供者:rest
  1. EDAclock

    0下载:
  2. 基于verilog的fpga电子钟设计 有时分秒显示 及闹钟功能-Based on the electric clock verilog FPGA design into four modules that sometimes the alarm clock function determined.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:5.39kb
    • 提供者:子衿
  1. code

    0下载:
  2. 代码文件夹: ARVI_FSM.v为顶层文件,用于模拟时用。 dataHex.dat 为模拟输入文件(只有10行,象征的意思。实际我们模拟时,dataHex.dat文件足有1个多GB) dataFormat.dat为输入文件对应的带格式的文件 使用modelsim模拟时,将dataHex.dat名字改为CPUContext.txt 结果: result.txt -Code folder: ARVI_FSM.v for top-level documen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:30.98kb
    • 提供者:Bell
  1. mmi

    0下载:
  2. 手机mmi状态机,包括打电话、发短信、SAT-State machine of mmi of mobilephone, it s including Call, SMS, SAT etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.71mb
    • 提供者:ycchjd
  1. ami

    0下载:
  2. ami编解码程序,用VHDL语言编写的,仅供参考-AMI encode decode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.63kb
    • 提供者:杨杨
  1. chengfa

    0下载:
  2. 我做的组成原理课程设计!用VHDL实现加法树的乘法。-I do the composition of the principle of curriculum design! VHDL adder tree used to achieve multiplication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:40.18kb
    • 提供者:feng
  1. a

    0下载:
  2. EDA技术正在成为主流的电子系统设计。可编程逻辑器件基于FPGA -EDA technology is becoming the mainstream of electronic system design. Programmable Logic Device Based on FPGA,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.25kb
    • 提供者:84
  1. vhdl

    0下载:
  2. 通用寄存器,移位寄存器,简单状态机,直流电机控制器,-General registers, shift register, a simple state machine, DC motor controllers, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:16.97kb
    • 提供者:thqchinaxy
  1. vhdl1

    0下载:
  2. VHDL的几种状态机,双进程单进程以及其它类型。-Several VHDL state machine, dual-process single process, as well as other types.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.16kb
    • 提供者:thqchinaxy
« 1 2 ... .31 .32 .33 .34 .35 3536.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com