CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 365.66 .67 .68 .69 .70 ... 4323 »
  1. cnt4M

    0下载:
  2. 基于Quartus II 的VHDL语言编程实现的一个50M分频器(50M frequency divider)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:1.54mb
    • 提供者:xidianstudent
  1. Verilog数字系统设计教程(第二版) 夏宇闻

    0下载:
  2. 一本很好的Verilog语言学习工具书,详细介绍了Verilog语言,状态机等基础知识(A good tool book for Verilog language learning)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:6.81mb
    • 提供者:走吧_hit
  1. handshack

    0下载:
  2. 握手机制的仿真,用ISE14.7打开,modelsim se6.5(Hold the simulation of mobile phone system, open with ISE14.7, Modelsim se6.5.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:69kb
    • 提供者:阿士大夫
  1. dds

    0下载:
  2. dds算法,调用xilinx IP ,ise(DDS algorithm, call Xilinx IP, ISE)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:5.46mb
    • 提供者:阿士大夫
  1. FPGA教程

    0下载:
  2. fpga 编程技巧,非常不错,对FPGA开发非常有帮助。(FPGA programming skills, very good)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:10.78mb
    • 提供者:bh_hh
  1. SPI

    0下载:
  2. 用Verilog语言实现FPGA串口通信(Using Verilog language to realize FPGA serial communication)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:15kb
    • 提供者:柠檬琉璃夏
  1. uart

    0下载:
  2. RS232通信程序,用于实现PC端与FPGA之间实现串口通信(RS232 communication program for realizing serial port communication between PC and FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:134kb
    • 提供者:.00
  1. 数电开放实验

    0下载:
  2. 基于Basys2的带测温、定闹钟、温度上下限报警装置的数字电子钟,可自动处理闰年闰月。(Basys2 temperature measurement, alarm clock, temperature alarm device based on digital electronic clock, can automatically handle leap year leap.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1.19mb
    • 提供者:qqqwwwee
  1. Count_255

    0下载:
  2. 该代码用Verilog语言在Basys2板上实现了255位译码器,编码从SW0~SW7输入,LED灯分时显示译码内容。(The code implements the 255 bit decoder on the Basys2 board with Verilog language, encoding from SW0~SW7 input and LED lamp time to display decoding content.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1kb
    • 提供者:明日子
  1. DDS

    0下载:
  2. 基于FPGA的DDS信号发生器,可产生频率可调的正弦波(DDS signal generator based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:3.24mb
    • 提供者:cdy
  1. lab1

    0下载:
  2. 使用verilog HDL语言在FPGA上面实现LED闪烁控制,入门的一个基本程序(LED Scintillation control)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:4.29mb
    • 提供者:victorfan2017
  1. spi_master

    0下载:
  2. 用verilog编写的SPI代码,这个代码是FPGA作为主机可以发送和读取数据,上板验证过,我测试的时候SPI的CLK速率是5M,读写都没问题,稳,至于更高的速率没测试过。 下面鬼畜的百度翻译大家就不要看了,我不知道他想表达啥意思~(SPI code written in Verilog, the code is FPGA as the host can send and read data, the upper board verified, when I test the SPI CL
  3. 所属分类:VHDL/FPGA/Verilog

« 1 2 ... .60 .61 .62 .63 .64 365.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com