CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .61 .62 .63 .64 .65 366.67 .68 .69 .70 .71 ... 4323 »
  1. Code

    0下载:
  2. 提供了《自己动手写CPU》本书每一章涉及的OpenMIPS源代码、测试程序。(It provides the OpenMIPS source code and test program in each chapter, which is written in the book "do it yourself CPU".)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:32.07mb
    • 提供者:mtiaotiao
  1. music_play

    0下载:
  2. FPGA音乐播放程序,并行运行,强力推荐!(FPGA music play program, run in parallel, strongly recommend!)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:9.36mb
    • 提供者:健伟
  1. A4_Mod_Top

    0下载:
  2. 多终端点歌系统实验,我们可以使用串口外设发送0~9这10个数字控制蜂鸣器发出不同的音调,可以使用PS/2外设发送0~9这10个数字控制蜂鸣器发出不同的音调,还可以使用红外外设发送0~9这10个数字控制蜂鸣器发出不同的音调。(Multi terminal point song system experiment, we can use the serial port peripherals to send 0~9 10 numbers to control the buzzer to send d
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:3.93mb
    • 提供者:健伟
  1. A4_Vga_Top

    0下载:
  2. VGA外设实验,实现VGA显示,VGA将会显示四种颜色,红、黄、蓝、绿(VGA peripheral experiment to achieve VGA display, VGA will display four colors, red, yellow, blue, green.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:3.26mb
    • 提供者:健伟
  1. A4_Uart_Top

    0下载:
  2. 串口外设实验,利用电脑串口调试工具发送0~9这10个数字到开发板,然后开发板根据这10个不同的数字来操控蜂鸣器发出不同的音调。(Serial port peripherals experiment, use the computer serial debugging tool to send the 0~9 10 numbers to the development board, and then the development board controls the buzzer to make
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:7.05mb
    • 提供者:健伟
  1. A4_Ad_Top

    0下载:
  2. AD外设实验,将模拟信号输入给AD外设,AD外设将会转换成数字信号送给数码管显示对应的电压值(The AD peripheral experiment will input analog signals to AD peripherals, and AD peripherals will be converted into digital signals to display the corresponding voltage values.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:3.24mb
    • 提供者:健伟
  1. test333333333

    0下载:
  2. not tested yet but dont sownload. just tested code
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:72kb
    • 提供者:kal123
  1. proj

    0下载:
  2. 15.k的bch编码以及解码,论文,工程(BCH coding and decoding of 15.k, thesis, project)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:81kb
    • 提供者:zhou9619
  1. control_tube

    0下载:
  2. 定义LX6系列针脚,并实现计时器,最大可以数到60min,局限于只有四个tube(Define the LX6 series pin and implement the timer,)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:375kb
    • 提供者:VVDD
  1. car_detect

    0下载:
  2. 停车场中车辆进出的检测与记录,可得出停车场的车数(The number of vehicles in the parking lot can be obtained by detecting and recording vehicle entry and exit.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:39kb
    • 提供者:小明与小明
  1. key_jitter_decade_counter_seg

    0下载:
  2. 采用对抖动时间的记录,实现按键消抖,并记录按键个数(We use the recording of the jitter time to achieve the key dithering and record the number of keys.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:63kb
    • 提供者:小明与小明
  1. posedge_detect

    0下载:
  2. 使能信号往往为一个脉冲,本程序实现对使能信号的检测(The enabling signal is often a pulse. This program realizes the detection of the enabling signal)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:72kb
    • 提供者:小明与小明
« 1 2 ... .61 .62 .63 .64 .65 366.67 .68 .69 .70 .71 ... 4323 »
搜珍网 www.dssz.com