CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 371.72 .73 .74 .75 .76 ... 4323 »
  1. ad706_test

    0下载:
  2. 使用AD7606进行8通道采样,并通过异步串口通信将采样结果传给上位机(Using AD7606 to carry out 8 channel sampling and transmit the sampling results to the host computer through asynchronous serial port communication.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:3.9mb
    • 提供者:zhegn
  1. led_test

    0下载:
  2. 一个简单的LED跑马灯实验,通过延时来控制LED的闪烁时间,可以通过这个程序来进行verilog语言的入门(A simple LED marquee experiment, through the delay to control the LED flash time, can be used to get the introduction of Verilog language through this program)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:2.16mb
    • 提供者:zhegn
  1. 14_ethernet_test

    0下载:
  2. Xilinx UDP 以太网通信测试,已测试可以直接用(Xilinx UDP Ethernet communication test has been tested and can be directly used.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:6.82mb
    • 提供者:xsbdkxj
  1. pinlvji

    0下载:
  2. 本文件用于测波形频率的verilog代码,是典型的数字频率计的源代码(This document is used to measure the frequency of the Verilog code, the source code of a typical digital frequency meter)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:11kb
    • 提供者:sapphire2
  1. multi_cpu

    0下载:
  2. 主要功能包含: // 1.按照CPU小系统规范要求,实现了各寄存器的读、写、控制等功能 // 2.实现了部分CPU读取配置字功能 // 3.实现了看门狗功能 // 4.实现了FLASH和BOOTROM控制功能 // 5.其它用户功能(按需进行添加)(The main functions include: According to the 1. / / CPU small system specifications, the realizatio
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:6kb
    • 提供者:fengyuanzyt
  1. uart_55x_lite

    0下载:
  2. 本模块设计仿照ST16C554芯片,特点如下: a) Localbus总线接口; b) 多通道设计,最大通道数为4,实际通道数可配置; c) 两种中断方式,支持电平中断、沿中断;(The module is designed and modeled on ST16C554 chip. A) Localbus bus interface; B) multi-channel design. The maximum number of channels is 4, and the numbe
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:35kb
    • 提供者:fengyuanzyt
  1. ambo2000

    0下载:
  2. AMBE2000芯片的控制,和编码方式控制,码率的控制,成熟的可配置的控制模块。(AMBE2000 chip control and coding control, rate control, mature and configurable control module.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:8kb
    • 提供者:fengyuanzyt
  1. i2c_slave

    0下载:
  2. I2C从机模块,支持多种I2C模式,稳定成熟,方便使用。(I2C slave module supports multiple I2C modes, which is stable, mature and convenient to use.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:8kb
    • 提供者:fengyuanzyt
  1. myclock

    0下载:
  2. implement a 12-hour clock(This is a 12-hour digital clock, hout designates the hour, mout designates the minute, sout designates the second, and pout designates morning or afternoon. For example, if current time is 3:08:12 pm, then hout = 3, mout = 8
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:680kb
    • 提供者:ssttt
  1. DE2_synthesizer

    0下载:
  2. 基于DE2FPGA开发板的多功能音乐合成器研究实现与综合(based on DE2 FPGA 2C35 development board design music synthesizer string base)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:4kb
    • 提供者:thermon
  1. led_test

    0下载:
  2. 流水灯例程,是FPGA的入手级程序,初步了解FPGA的时序(The water lamp routine is the start procedure of FPGA, and initially understands the timing of FPGA.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:737kb
    • 提供者:Agnes001
  1. at7_ex01

    0下载:
  2. 8个LED执行流水灯。流水灯依次循环点亮。基于vivado平台编写的Verilog代码(The 8 LED executes the flow light. The flow light is turned on and out in turn. Verilog code based on vivado platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:512kb
    • 提供者:24fh
« 1 2 ... .66 .67 .68 .69 .70 371.72 .73 .74 .75 .76 ... 4323 »
搜珍网 www.dssz.com