CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 371.72 .73 .74 .75 .76 ... 4323 »
  1. CRCecoder

    0下载:
  2. CRC 编码的Verilog语言,高手的作品,放心下-CRC-coded Verilog language, master' s works, rest assured that the next
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.08kb
    • 提供者:王刚
  1. FPGA_8bitLED

    0下载:
  2. 本源码是用verilog编写的FPGA程序,其中包括了7段数码管显示模块和8位转换器。-The source code is written in verilog FPGA program, including 7-segment LED display module and 8-bit converters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:黄华
  1. led_demo

    0下载:
  2. 一个流水灯的实现程序,可以在此基础上进行修改。-The realization of a light water program can be modified based on this.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:Dante.W
  1. Barker

    1下载:
  2. 实现基于逐码移位法的7位巴克码集中插入式搜索算法。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.09kb
    • 提供者:黄虎
  1. TrafficLight

    0下载:
  2. 一个简单的交叉路*通灯电路设计图,主干道与次干道等待时间不同-A simple traffic light intersection design circuits, main roads and secondary roads in different waiting time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.09kb
    • 提供者:戴连鹏
  1. motor

    0下载:
  2. 步进电机的fpgaVHDL控制程序,代码很详细,已经调试通过。-Fpga VHDL of stepper motor control procedures, the code is very detailed, have been debug through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.09kb
    • 提供者:刘中汉
  1. pingpangqiuyouxi.rar

    0下载:
  2. 设计一个乒乓球游戏机,该机模拟乒乓球比赛的基本过程和规则,并能自动裁判和计分。 1、 使用乒乓球游戏机的甲乙双方各在不同的位置发球或击球。 2、 乒乓球的位置和移动方向有灯亮及依次点燃的方向决定,球移动的速度为0.1~0.5S移动一位。使用者根据球的位置发出相应的动作,提前击球或出界均判失分。设计者可按过网击球来设计,也可按乒乓球移动到对方第二盏灯亮后方可击球来设计。 3、 比赛用21分为一局来进行,甲乙双方都应设置各自的计分牌,任何一方先计满21分,该方就算赢了此局。当计分牌清零后,又可
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.09kb
    • 提供者:离火
  1. uart

    0下载:
  2. this file contains verilog code of uart file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.09kb
    • 提供者:aamirshah86
  1. adc16

    0下载:
  2. 此例程是针对FPGA的16位模拟数字转换器的程序,相信这对需要进行模数转换的朋友辉用到的-This routine is for the FPGA of 16-bit analog-to-digital converter program, I believe this is the need for analog-to-digital converters used in a friend-hui
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.09kb
    • 提供者:徐礼静
  1. iic

    0下载:
  2. 跑马灯实验:利用计数器轮流点亮LED灯,实现各种动态效果。-Marquee experiment: the use of counter rotating light LED lights, to achieve a variety of dynamic effects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.09kb
    • 提供者:zhangqiang
  1. bitsynchro

    0下载:
  2. 自己写的位同步实验程序参考,该算法需要发送和接收方的频率比较稳定时,可以很快地达到位同步,且十分稳定。位同步是通信技术的基础之一,希望对大家学习有所帮助。-The program is a reference used for bitsynchro writed by myself.When the both send s and receive s frequency are stable,the program can reach bitsynchro fastly.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1.09kb
    • 提供者:
  1. tugedafinal

    0下载:
  2. 使用Verilog HDL语言写的关于实现对ADC、MDC控制的程序,个人使用Quartus 7.2,在上面进行过仿真,暂时还没有发现问题-Using Verilog HDL language written on the realization of the ADC, MDC control procedures, personal use Quartus 7.2, in the above simulation carried out have had no problems found
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.09kb
    • 提供者:wangjiali
« 1 2 ... .66 .67 .68 .69 .70 371.72 .73 .74 .75 .76 ... 4323 »
搜珍网 www.dssz.com