CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 368.69 .70 .71 .72 .73 ... 4323 »
  1. AD_0809

    0下载:
  2. 基于EDA技术的模拟量数字化接口技术的VHDL程序设计-EDA technology based on analog technology, digital VHDL Programming Interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.08kb
    • 提供者:hunaigang
  1. sine

    0下载:
  2. 采用FPGA存储正弦波的256个点,分别输出,可以产生较好的正弦波,如果要产生其他的频率,只需改变分频比即可,即num的值。已经通过实物验证-FPGA-stored sine wave of 256 points, respectively, output, can produce a good sine wave, if you want to generate other frequencies, only Divider ratio can be changed, that value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.08kb
    • 提供者:dzn
  1. CCMUL

    0下载:
  2. 基于quartus ii的复数乘法器的设计 VHDL语言描述 -complex number multiplying design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.08kb
    • 提供者:王文洁
  1. fifo

    0下载:
  2. 用双端口ram实现异步fifo,采用格雷码,避免产生毛刺。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.08kb
    • 提供者:shili
  1. dianti

    0下载:
  2. 三层电梯vhdl程序 实现上下请求 显示 排序等功能-Vhdl program three elevators up and down the request shows that the functions of sorting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:李永刚
  1. mux_demux

    0下载:
  2. this program performs multiplexing and demultiplexing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.08kb
    • 提供者:joseph
  1. shift_reg

    0下载:
  2. shift register. vhdl verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.08kb
    • 提供者:shezzzz
  1. code(opp)

    0下载:
  2. vhdl语言实现线性分组码的编码以及解码-vhdl language of linear block code encoding and decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.08kb
    • 提供者:kid
  1. HDB3

    0下载:
  2. 基于FPGA的HDB3编码 利用VHDL实现的源码-The HDB3 code based on FPGA implementation using VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.08kb
    • 提供者:yanzi
  1. FLASH_id

    0下载:
  2. 这是一个FPGA控制flash的一个读取ID代码,使用verilog语言,flash型号是k9k4G08U0-This is a flash of a FPGA control reads the ID code, use verilog language, flash model is k9k4G08U0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.08kb
    • 提供者:郑精文
  1. if

    0下载:
  2. 5级流水线的取址阶段,自己编的,可以用-Five pipeline stages to take the site himself compiled, you can use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:赵元杰
  1. trafficlight

    0下载:
  2. 簡易紅綠燈雙向能設定秒數 快來下載吧 好用喔-Simple two-way traffic lights can be set to the number of seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.08kb
    • 提供者:魏鉉諳
« 1 2 ... .63 .64 .65 .66 .67 368.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com