CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .67 .68 .69 .70 .71 372.73 .74 .75 .76 .77 ... 4323 »
  1. HDB3

    0下载:
  2. HDB3编码 利用VDHL语言编写 实现数字基带传输HDB3编码-HDB3 code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.09kb
    • 提供者:kid
  1. sw_debounce

    0下载:
  2. 这是按键消抖试验,具有很好的可移植性。在EPM240开发板上验证过的-This is the key debounce test, with good portability. In the development board verified EPM240
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.09kb
    • 提供者:吴敬飞
  1. ADC0809

    0下载:
  2. ADC0809 VHDL控制程序,代码很详细,已经调试通过-ADC0809 VHDL control program, the code is very detailed, have been debuged
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.09kb
    • 提供者:刘中汉
  1. atm_cell

    0下载:
  2. verilog code for atm_ce-verilog code for atm_cell
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.09kb
    • 提供者:murali krishna
  1. async_to_sync_reset

    0下载:
  2. async reset to sync reset
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.09kb
    • 提供者:ben2681990
  1. vhdl

    0下载:
  2. 用VHDL语言编写的一个乘法器校程序 是基于BOOTH算法的
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.09kb
    • 提供者:杨天
  1. rrc_filter

    0下载:
  2. this is a verilog code for root raised cosine filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.09kb
    • 提供者:vlsi
  1. yejing

    0下载:
  2. 一段基于VHDL的液晶显示程序,和大家分享!-Section of the liquid crystal display based on the VHDL program, and everyone to share!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.09kb
    • 提供者:葛宪生
  1. intrlv

    0下载:
  2. Complete program for VHDL for Interlever block in various communication systems
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.09kb
    • 提供者:kiran
  1. uart

    0下载:
  2. FPGA模拟串口 实现串口通信,波特率外加-FPAG uart chuankou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.09kb
    • 提供者:nico
  1. verilogqdpsk

    1下载:
  2. verilog通信系统设计 verilog通信系统设计-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.09kb
    • 提供者:970423706
  1. ASCIIENCODER

    0下载:
  2. DOUBLE DABBLE ALGORITHM FOR BINARY TO BCD/ASCII CONVERSION.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.09kb
    • 提供者:Cian
« 1 2 ... .67 .68 .69 .70 .71 372.73 .74 .75 .76 .77 ... 4323 »
搜珍网 www.dssz.com