资源列表
Xilinx开发板初学者问题总结
- XILINX 系列FPGA开发过程中遇到的问题总结(Summary of problems encountered in the development of XILINX series FPGA)
9516
- 9516寄存器的配置，里面有详细英文备注，简单易懂，值得一看(9516 register configuration, there is a detailed English note, easy to understand, worth a look at)
方案二
- 本系统是基于CPLD和单片机的一种用于信号频率周期、时间间隔和占空比测量的数字频率计，系统由AGC（自动增益控制）电路、宽带放大电路、高速比较电路实现有效值10mV/频率100MHz和处理显示部分组成，其中AGC电路实现幅度自动增益控制使放大后的信号幅度在一定的范围内保持一致，比较电路将前级电路输出的信号转换成CPLD,利用等精度测频原理，实现闸门时间1S的高精度测量。单片机通信处理数据并显示，数据表明，系统精度达到发挥部分要求。(This system is a CPLD microcontr
7f8da115f83d72b263e5818b9374e466
- PLL configuration using FPGA IN VERILOG LANGUAGE FOR BEGINNER
08167129pllverilog
- PLL CONFIGUARTION USING FOAGA IN VERILOG LANGUAGE
17416335PLLfpgapaper
- PLL CONFIGURATION USING FPGA IN VERILOG LANGUAGE
31767694FPGA-PLL
- PLL CONFIGURATION USING FPGA
37148515LC
- PLL CONFIGUARTION USING FPGA
aes-master
- aes master by vhdl code and decode
aes128-hdl-master
- Verilog AES hdl key 128 bit code and decode
aes-project-master
- aes project vhdl FPGA
counter
- 基于FPGA平台的，计数器的简单实现过程(Code based on FPGA, a realization of VHDL/counter)