CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .58 .59 .60 .61 .62 463.64 .65 .66 .67 .68 ... 4323 »
  1. ahb_master

    0下载:
  2. AHB总线接口描述,MASTER的接口描述,AMB总线协议(AHB bus interface descr iption, MASTER interface descr iption, AMB bus protocol)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:4kb
    • 提供者:小萌子
  1. (笔记)Quartus-II-9.1完全操作教程

    0下载:
  2. Quartus II 的操作指南 新手操作指南 有详细步骤和截屏(a detailed guide of Quartus II)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:516kb
    • 提供者:miyoujia
  1. design

    0下载:
  2. 使用有限状态机完成序列检测,是FPGA开发中的基础程序(sequence detection with state mation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:158kb
    • 提供者:tc280
  1. uart_rxd

    0下载:
  2. 用Verilog实现UART,有分频模块,可调整波特率(UART with Verilog, there are frequency divider module, can adjust the baud rate)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:10.3mb
    • 提供者:zmxer
  1. dac_controller

    0下载:
  2. 以ip核的形式来控制数模转换芯片,减少cup开支。(dac controller ip /dac controller)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:2kb
    • 提供者:haohmf
  1. Digital_Tube_Core

    0下载:
  2. 以ip核的形式来控制数码管显示,减少cpu资源开支。(Digital_Tube_Core/Digital_Tube ip)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:3kb
    • 提供者:haohmf
  1. RX_IP_Source

    0下载:
  2. 串口接收ip核,配合 nios 使用,减少cpu资源开支。(uart receive TX_IP_Source)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:12kb
    • 提供者:haohmf
  1. TX_IP_Source

    0下载:
  2. 串口发送ip核,配合 nios 使用,减少资源开支。(uart transmit TX_IP_Source)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:9kb
    • 提供者:haohmf
  1. Verilog_HDL时序篇 教程及代码

    0下载:
  2. 对于verilog时序篇较好的一套学习资料,附有源代码及工程文件,可跟着教程自学(A good set of learning information for Verilog timing chapter, with source code and engineering documents, you can follow the tutorial self-study)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:57.57mb
    • 提供者:UestcCoder
  1. EightLEDSame

    0下载:
  2. 实现数码管数据移位显示,例如第一次显示0123456,第二次为1234560(Digital tube data shift display)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:203kb
    • 提供者:稷下
  1. SRAM_OK

    0下载:
  2. SRAM配置OV7620帧缓存并包含VGA输出文件(SRAM configuration OV7620 frame cache)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:12.61mb
    • 提供者:寇梓黎
  1. pudn

    0下载:
  2. Encoders, decoders and RAM Model
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:11kb
    • 提供者:sheldon01
« 1 2 ... .58 .59 .60 .61 .62 463.64 .65 .66 .67 .68 ... 4323 »
搜珍网 www.dssz.com