CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 461.62 .63 .64 .65 .66 ... 4323 »
  1. shumaguan

    0下载:
  2. 7断数码管动态显示数字,初学者适用,芯片是MAX II系列的芯片,比较老旧了。(Digital tube display number)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:173kb
    • 提供者:游子游荡
  1. state_machine

    0下载:
  2. 同样是简单的MAX II编程,状态机顾名思义,0到8的循环显示,用到了数码管。(The same is a simple MAX II programming, the state machine as its name suggests, 0 to 8 of the cycle display, using the digital tube.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:188kb
    • 提供者:游子游荡
  1. Carry-Skip Adder

    0下载:
  2. 经典的进位跳跃、进位选择、并行前缀加法器,16位,基于verilog HDL语言(16-bit carry-skip adder)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:1kb
    • 提供者:Dirty
  1. FuncTest ver1.0

    0下载:
  2. 常用FPGA,EP4CE10,经典例程,开发板亲测可用,可用于自学编程(Commonly used FPGA, EP4CE10, classic routines, development board pro test available, can be used for self programming)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:62.9mb
    • 提供者:FANS2
  1. LEDTest2

    0下载:
  2. This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:7.54mb
    • 提供者:Chris1234
  1. delay

    0下载:
  2. 对输入每一路数据进行配置不同时间的延时,在一个存储池内(delay every input channel)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:15.35mb
    • 提供者:壳壳
  1. 实验1

    0下载:
  2. 用verilog语言实现译码器,包含数据流文件(Achieve decoder with verilog language, including experimental data stream file)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:24kb
    • 提供者:一存
  1. chapter_listing

    0下载:
  2. Embedded SoPC Design with Nios II Processor and Verilog Examples
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:642kb
    • 提供者:davido
  1. chu_avalon_vga_de2

    0下载:
  2. Embedded SoPC Design with Nios II Processor and VHDL Examples-VGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:6kb
    • 提供者:davido
  1. chu_ip_drv

    0下载:
  2. It contains the C driver (.c and .h) files of IP cores in Parts III and Part IV. Since the driver files are not integrated with HAL, the corresponding files must be manually copied to the software application project directory when a core is used i
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:23kb
    • 提供者:davido
  1. de1_build

    0下载:
  2. The codes in the book are targeted for the DE1 board. Minor modifications are needed for the DE2 board. This directory contains the modified codes. Detailed use is explained in the pdf file within the directory.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:1.23mb
    • 提供者:davido
  1. de2_build

    0下载:
  2. De2_build: It contains the FPGA configuration file of the comprehensive Nios II system in Section 16.10.2 and software image files for the DE2 board. These files can be used for quick demo or software development. Note that the files can only be us
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:1.34mb
    • 提供者:davido
« 1 2 ... .56 .57 .58 .59 .60 461.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com