CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 460.61 .62 .63 .64 .65 ... 4323 »
  1. clock

    0下载:
  2. FPGA时钟功能,具备修改时间,闹钟等功能,适合初学者,本人初学时自己写的(just lke the chinese says)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:304kb
    • 提供者:yhhyhh
  1. traffic_lab6

    0下载:
  2. 使用FPGA实现交通上的红绿灯功能,主要是为了学习灵活运用FPGA上的定时功能(just like the chinese say,my english is poor)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:2.94mb
    • 提供者:yhhyhh
  1. VGA_test3

    0下载:
  2. 利用FPGA实现VGA的驱动,驱动VGA进行工作并通过该功能在显示器上显示一定的内容(my english is poor, so have a look at the chinese)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:1.57mb
    • 提供者:yhhyhh
  1. quartuswork

    0下载:
  2. vhdl入门实例,一位全加器和一位半加器的quartus9.1程序,可直接运行(VHDL entry examples, a full adder and a half adder quartus9.1 program, can be run directly)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:2.51mb
    • 提供者:芮芊
  1. Verilog-HDL基础知识非常好的学习教程

    0下载:
  2. Verilog-HDL基础知识非常好的学习教程(Verilog-HDL basic knowledge, a very good learning tutorial)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:556kb
    • 提供者:芮芊
  1. 4.3tftlcd

    0下载:
  2. 用altera公司平台写的4.3’TFT_LCD驱动程序文档,显示彩色条纹(Using the 4.3 'TFT_LCD driver document written by Altera company platform to display color stripes)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:13kb
    • 提供者:芮芊
  1. source code

    0下载:
  2. 2.6'TFT_LCD驱动源程序,可以在quartusII平台上直接运行(2.6'TFT_LCD driver source program, you can run directly on the quartus II platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:51kb
    • 提供者:芮芊
  1. verilog黄金参考指南中文版

    0下载:
  2. verilog 非常好的中文指南编程技巧,很详细(Verilog very good guide to Chinese programming skills, very detailed)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:470kb
    • 提供者:芮芊
  1. temp

    0下载:
  2. 掌握时间一直是人们最基本的需求,而在快节奏的当今社会,时间更是一个很重要的工具。电子时钟是利用电子技术构成时钟功能的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,拥有更长的寿命,因此现在越来越得到广泛的使用。按照系统设计功能的要求,系统分为综合计时模块,数据调整模块,红外接收解码模块以及显示模块等4个模块,其中综合计时模块又包含7个子模块(年、月、日、星期、时、分、秒),每个子模块都具有预置,计数和进位的功能。(Time is always the basic need of p
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:1.3mb
    • 提供者:niconi
  1. chysn

    0下载:
  2. Automatic identification in the matlab environment the size of the connected area, For time-frequency analysis algorithm, Principal component analysis of multivariate data analysis projection.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:147kb
    • 提供者:tfeaivu
  1. sai_ex72

    0下载:
  2. This program has exceeded the performance of other algorithms, Including AHP, factor analysis, regression analysis, cluster analysis, DC-DC power single-part set-loop control.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:147kb
    • 提供者:pqsgpjm
  1. FPGA 经典 100 问

    0下载:
  2. fpga 经典100问 ,一些较好的资料整理(FPGA classic 100 questions, some better data collation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:3.11mb
    • 提供者:刘磊帅锅
« 1 2 ... .55 .56 .57 .58 .59 460.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com