资源列表
Verilog--shiyanbaogao
- 有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与非阻塞赋值的区别 实验目的： 1． 通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别； 2． 了解阻塞赋值与非阻塞赋值的不同使用场合； 3． 学习测试模块的编写、综合和不同层
DAC
- 利用DAC0832产生的正斜率斜波接到运放的正输入端，可调电位器的输出电压接到运放的负输入端，运放输出端信号引到CPLD器件所对应的输入检测管脚。最后通过CPLD将被测电压显示到数码管上-DAC0832 to produce a positive slope ramp receiving the output voltage of the op amp positive input terminal of the adjustable potentiometer received negativ
spartan_ethernet
- Ethernet FPGA for spartan 3e startet kit, 1,10,1000 Mbps
youxianzhuangtaiji
- 有限状态机的说明以及源代码 有限状态机的说明以及源代码-FSM
atmvhdlcode
- vhdl code for atm machine
jianyijisuanqi
- 用VHDL实现简易计算器，实现加法、减法、乘法、除法的功能。-Use VHDL to realize simple calculator, can realize the function of addition, subtraction, multiplication, and division.
uart_16550
- 一个简单的UART源代码，速率可以上到115200，具体看参考时钟-A simple UART source code, the rate can be up to 115200, see the specific reference clock
8251Verilog
- 通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
Sdram_Control_4Port
- DE2开发板提供的四端口SDRAM驱动，用户不需要对SDRAM直接操作，把SDRAM对用户透明化-DE2 development board provides four-port SDRAM drive, users do not need to direct the operation of the SDRAM, the SDRAM transparent to users
BERT.ZIP
- BER test for asynchronous interface, e.g.RS485, RS232. selectable 2^11 or 2^15.
128_lcd
- Bit addressable Atmega128 programming
DM9000A
- DM9000A 链接FPGA接口设计及NIOS驱动-DM9000A FPGA interface for NIOS timescope