CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .49 .50 .51 .52 .53 1354.55 .56 .57 .58 .59 ... 4323 »
  1. led

    0下载:
  2. 该程序是用Verilog编写的关于led的硬件电路描述程序,运用该程序可以对其进行仿真及测试。-The program is written in Verilog hardware circuit descr iption of the procedures led the use of the program can be simulated and tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:15.96kb
    • 提供者:周狩猎
  1. signal_generator

    0下载:
  2. 如何产生一个正弦信号发生器,设计方案,原理图-How to generate a sinusoidal signal generator, design, schematic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:15.98kb
    • 提供者:sam.zhang
  1. uart-TO-SPI-FLASH-20130226

    0下载:
  2. 代码实现了电脑向uart 发送四个字节(命令1字节 地址3字节)然后 对M25Pxx系列的芯片进行任意地址的读写, 目前只实现单字节默认数据的读写!有需要的可以 修改-uart to spi control the M25PXX IC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:15.98kb
    • 提供者:黄晓
  1. vhdl_sw_lr

    0下载:
  2. 我自己写的vhdl程序,内有画图器,ram 和控制ram。还有test bentch。-I wrote it myself vhdl procedures, which are drawing device, and control of ram ram. There bentch test.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15.99kb
    • 提供者:王大宝
  1. Verilog-UART

    0下载:
  2. 功能:UART串口通讯实信实验 描述:本程序共四个模块 模块1:接收数据的波特率发生模块,接收模块在接收到下降沿时,通过标志位启 动该模块的波特率计数器,并在计数中返回一个采样标志位给接受模块, 通知接收模块采样; ---------------------------------------------------------------------- 模块2:数据接收模块,该模块一旦监测到数据输入端有下降沿,就立即启动波 特率(标志位置1),并使
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:15.99kb
    • 提供者:mrmu
  1. Avalon_VGA

    0下载:
  2. Avalon_VGA,-- This design provides an interface to the Alcahest VGA daughter card. -- The design comprises of an 8-bit VGA driver with Avalon bus interfaces. There are a total of -- three Avalon interfaces.-Avalon_VGA. -- This design provides an
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15.99kb
    • 提供者:陈朋
  1. labd3_adc

    0下载:
  2. PIC ADC LCD converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:15.99kb
    • 提供者:Sarunas
  1. cycloneiii

    0下载:
  2. cycloneiii引脚分配图 excel版本-cycloneiii pin assignment plan excel version of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:16kb
    • 提供者:天天
  1. sram

    1下载:
  2. 用FPGA 控制sram读写程序的小程序,-fpga control precedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-01-05
    • 文件大小:16kb
    • 提供者:lujian
  1. I2C-peizhi

    3下载:
  2. 利用i2c配置adv7180 将模拟信号转成数字信号bt656-i2c configuration adv7180
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-10-11
    • 文件大小:16kb
    • 提供者:ALVA
  1. SPI-Verilog-123

    0下载:
  2. spi slave code s pi slave code spi slave code -spi slave code spi slave code spi slave code spi slave code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-17
    • 文件大小:16kb
    • 提供者:何莉
  1. NCO

    1下载:
  2. 查表法实现NCO数控振荡器,16位频率控制字深度1024,包含ROM表-nco rom
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-11-21
    • 文件大小:16kb
    • 提供者:徐华
« 1 2 ... .49 .50 .51 .52 .53 1354.55 .56 .57 .58 .59 ... 4323 »
搜珍网 www.dssz.com