资源列表
VHDL编写的walsh码产生程序
- VHDL语言编写的产生walsh码程序.
tlc0820
- tlc0820 vhdl 程序,控制ad的采集数据-ad tlc0820 based on vhdl
DDS
- DDS 用VHDL写的输出的正弦波程序 调频 调幅 调相-DDS WRITE IN VHDL ,including FSK ASK
vga_time
- vga时序图的verilog代码，可以完成vga的时序要求和作用-vga_time verilog code
ADC_master_mode
- 基于ADuC7023的采样以及SPI通讯程序-ADuC7023-based sampling procedures and SPI communication
CPU_MODEL
- implementation of CPU model using verilog
traffic_control
- traffic controller verilog source code 1
BC2
- 芯片驱动控制程序，实现BC模式 B61580 1553B-B61580 1553B
frequency_division
- 任意奇数分频，只要修改N即可实现 可验证
mealy_state_machine
- 本程序为米勒状态机经典设计模块，对用状态机设计程序控制部分具有指导意义-This procedure for Miller classic state machine design modules, using state machine control part of the design of guiding significance for
led8_595
- 使用74595进行8段数码管控制，实现数据显示-Use 74595 for 8 digital control to achieve data
top_vga12345
- FPGA VGA 20个字 20个字 -FPGA VGA 20 words 20 words 20 words 20 words