资源列表
Traffic_light
- 该代码实现了一种简易的十字路*通信号灯控制系统-traffic light
motor_sm
- 此程序为步进电机的VHDL程序，可以实现对步进电机的控制-This procedure for stepper motor VHDL program can control the stepper motor
CICdesign
- CIC滤波去设计，很好的例子，修改参数可以应用到很多的设计当中-CIC filter design, very good example, parameter changes can be applied to many design
Lorenz
- 产生一个混沌序列 使用Lorenz吸引子 32位 用于后续处理-generate a chaos
verilog_receiver
- 标准的verilog rs232 接收功能通讯源码，测试可用，已经在实际系统开发中使用。-Standard verilog rs232 reception communications source, testing is available, have been used in the actual system development.
spi
- 用verilog实现spi接口的简单小程序，适合初学者学习。-Use verilog implementation of spi interface simple small program, suitable for beginners to learn.
scrambler
- 通讯领域很多对原始数据进行加饶，加饶的多项式可以有很多种。上面是一种实现，可以参考实现其它加饶的多项式， 同理如果实现解扰可以反过来
rom_using_constant
- VHDL源代码,资源多多共享,不懂的地方多多指教
FIFO
- FIFO的源代码，对FIFO设计有帮助，有借鉴意义，帮助学习VHDL编程
VHDL04
- 4位微处理器系统的顶层描述代码，本人亲自测试，代码很简单。明了。内容无毒。放心下载使用-4 top-level descr iption of the microprocessor system code, I personally tested the code is very simple. Clear. The content of non-toxic. Download ease the use of
myfir
- verilog编写的16阶升余弦滤波器 采用直接型结构实现 对方波进行滤波 输出波形 含testbench文件-order raised cosine filter verilog written 16 direct-type structure to achieve the other wave filtering the output waveform containing testbench file
iir
- 基于FPGA的IIR滤波器实现，运行周期短，占用资源多，-IIR filter FPGA-based implementation, operation cycle is short, take more resources,