CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .33 .34 .35 .36 .37 238.39 .40 .41 .42 .43 ... 4323 »

  1. DDR3 SDRAM Verilog Model

    0下载：
  2. ddr3的逻辑带么参考，有需要的可以看一下。。。。。。。。。(ddr3 ssscoede code code code)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-19
    • 文件大小：69kb
    • 提供者：sss911

  1. test7

    0下载：
  2. 模拟交通灯的三色闪烁变化，红灯十秒，黄灯三秒，绿灯十五秒，前12秒保持，后三秒闪烁(simutrans of three colors.The red light keeps ten seconds,yellow one keeps three seconds,green one keeps twelve seconds and blinks for three seconds.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-18
    • 文件大小：1.57mb
    • 提供者：Chlorine

  1. sequential detector

    0下载：
  2. verilog 固定序列检测器，能够检测10111序列，波形无误。适合Verilog初学者学习(Verilog fixed sequence detector)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-16
    • 文件大小：7kb
    • 提供者：章荣

  1. vhdl2SystemC

    0下载：
  2. vhdl 转 systemc ,原来网上下载的很多版本不能用，该版本可用，内附说明书(Many versions of the original download were not available. This version is available)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-23
    • 文件大小：760kb
    • 提供者：liuyijian

  1. vga

    0下载：
  2. fpga实现vga显示字符，使用Verilog，需要修改(vga is in the platform of fpga)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-20
    • 文件大小：1kb
    • 提供者：TonyTom

  1. CLOCK

    0下载：
  2. 时钟，带闹钟设置，整点报时功能，闹钟带有停止键(Clock, with alarm set, the whole point timekeeping function, alarm clock with stop button)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-19
    • 文件大小：716kb
    • 提供者：nexr

  1. top1

    0下载：
  2. 七段数码管译码器，可显示0~9共10个字符。(Seven segment digital decoder, 0~9 can display a total of 10 characters.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-18
    • 文件大小：432kb
    • 提供者：Stella\

  1. 4LED

    0下载：
  2. 4LED流水灯程序，可更换频率，采用状态机，低电平有效亮灯，高电平熄灭(4LED water lamp program, you can change the frequency. Using state machine, low level active light, high level extinction)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-18
    • 文件大小：1kb
    • 提供者：柳弦

  1. uart

    0下载：
  2. FPGA串口通信能在实现字符数据传输，与stm32中的串口通信类似(FPGA serial communication, in the realization of character data transmission, and STM32 serial communication similar)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-22
    • 文件大小：3.2mb
    • 提供者：helmess

  1. ALU

    0下载：
  2. 算术逻辑单元,可以实现加法、减法、比较、移位、与门、或门等功能(arithmetic and logic unit)

  3. 所属分类：VHDL/FPGA/Verilog

  1. SystemVerilog 验证方法学

    0下载：
  2. systemverilog 验证方法学，夏宇闻版(systemverilog verification methodology)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-25
    • 文件大小：43.68mb
    • 提供者：影魅

  1. jisuan

    0下载：
  2. 51单片机按键式计算机,可以进行简单的加减乘除计算，使用方便(my English very bad,so I don't write)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-21
    • 文件大小：27kb
    • 提供者：山雨林
« 1 2 ... .33 .34 .35 .36 .37 238.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭