CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .01 .02 .03 .04 .05 2906.07 .08 .09 .10 .11 ... 4323 »
  1. iic_AT24C02

    0下载:
  2. verilog语言。iic读写epprom(Verilog iic .Epprom readand write)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:477kb
    • 提供者:Salieri
  1. Spread-Spectrum-Analyzer

    0下载:
  2. Spread-Spectrum-Analyzer in verilog with testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:477.14kb
    • 提供者:Sam
  1. DDR-SDRAM-controller-verilog-code

    0下载:
  2. DDR SDRAM控制器verilog代码及中文说明文档-DDR SDRAM controller verilog code and documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-31
    • 文件大小:477.21kb
    • 提供者:一样
  1. 3

    0下载:
  2. 手把手教你学CPLD/FPGA设计(三)Taught you learn CPLD / FPGA design (c)-Taught you learn CPLD/FPGA design (c)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:477.23kb
    • 提供者:man
  1. digital-clock

    0下载:
  2. FPGA写的多功能数字钟,非常适合初学FPGA的同学,作为参考吧。-FPGA write multifunction digital clock, FPGA is ideal for beginner students, as a reference to it.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:477.25kb
    • 提供者:天良
  1. tiaozhi

    0下载:
  2. PSK编码 DPSK编码 ASK编码 FSK编码 VHDL源码 -PSK DPSK VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:477.27kb
    • 提供者:cc
  1. taxi

    0下载:
  2. 计程车计价系统,起步价8元,3公里后每公里两元,带有复位,变速,停止功能。-The taxi pricing system, the starting price of 8 yuan, after 3 km per km 2, with a reset, speed, stop function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:477.33kb
    • 提供者:于翔
  1. 8255_OSED

    0下载:
  2. 8255的vhdl 程序,通过了仿真,可以直接使用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:477.39kb
    • 提供者:fffff
  1. dds_mine

    0下载:
  2. 这是基于verilog的dds系统设计,比较简单,希望对大家有用-This is based on verilog for dds system design, relatively simple, hope for all of us! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:477.44kb
    • 提供者:林海
  1. sdram_vhd_134

    0下载:
  2. This code is a SDRAM Controller IP Core for FPGA to interface with SDRAM Memory. This code is Verilog. This code is based Xilinx FPGA Playform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:477.46kb
    • 提供者:peace
  1. tiaozhi

    0下载:
  2. 使用vhdl完成了ask psk fsk的调制和解调-Completed using vhdl ask psk fsk modulation and demodulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:477.54kb
    • 提供者:xxhlshe
  1. LCD

    0下载:
  2. lcd12864对学习LCd有一定帮助,适合初学者,欢迎下载学习-lcd12864 on learning the LCd have some help for beginners are welcome to download learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:477.55kb
    • 提供者:zhaorongjian
« 1 2 ... .01 .02 .03 .04 .05 2906.07 .08 .09 .10 .11 ... 4323 »
搜珍网 www.dssz.com