CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .04 .05 .06 .07 .08 2909.10 .11 .12 .13 .14 ... 4323 »
  1. zhushaoyong

    0下载:
  2. 设计并制作一个14键单音电子琴预先存入一些曲谱电路在4Hz的时钟控制下自动播放 通过220V电源适配器给电路提供工作电源-Design and production of a 14-key electric piano tone into a number of music scores advance in 4Hz clock circuit under the control of automatic play through 220V power adapter to provide
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:479.36kb
    • 提供者:邱颖
  1. RADIX4-_VHD_FILES

    0下载:
  2. ALL .VHD FILES USED IN IMPLEMENTING THE RADIX-4 FAST FOURIER TRANSFORM ON XILINX DESIGN TOOL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:479.41kb
    • 提供者:nikhil
  1. EDA

    0下载:
  2. EDA 二选一数据选择器 vhdl语言-EDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:479.42kb
    • 提供者:王丹
  1. ads7887

    0下载:
  2. 使用VerilogHDL语言实现ADS7887的时序功能。-Use VerilogHDL language ADS7887 timing function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:479.44kb
    • 提供者:zhouming
  1. 数字跑表

    0下载:
  2. 该跑表具有启动、复位、暂停、暂停后继续计时等功能 能显示的秒计数时间精确到小数点后第二位,即能显示**.**s
  3. 所属分类:VHDL编程

  1. contador10

    0下载:
  2. This project is a counter 0 to 10 using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:479.57kb
    • 提供者:edwar
  1. LED

    0下载:
  2. 实现数码管的秒。分钟位显示。时钟1s调一次,下载到板子,通过验证了的verilog程序-To achieve digital control of the second. Minute digital display. 1s adjusted clock time, downloaded to the board, through the verilog program verified
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:479.7kb
    • 提供者:ll
  1. dds正弦发生器代码

    0下载:
  2. 讲述了dds直接数字频率合成的基本原理,同时用VHDL语言编写dds原代码用于生成正弦波,并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果-described dds direct digital frequency synthesis of the basic tenets addition to the use of VHDL prepared dds source used to produce sine, and ISE development platform for sim
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:479.76kb
    • 提供者:czy
  1. 1

    0下载:
  2. 程序通过显示数码管显示当前所在的楼层。 用拨码开关代表内部按钮,拨到高是认为按下。其中sw3代表4楼按键,sw2代表3楼按键,sw1代表2楼按键,sw0代表1楼按键。 用按键代表外部按钮,按下认为是按下。其中bt3代表4楼按键,bt2代表3楼按键,bt1代表2楼按键,bt0代表1楼按键。 用一下步骤进行演示: (1)初始时,显示为1,即在一层的位置。 (2)首先演示单人按键的情况:按动一个按钮,例如4,可以看到数码管逐步跳到4,表示到4楼。 (3)拨拨码开关,例如1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:479.86kb
    • 提供者:lly
  1. SPI_Wr_Rd

    0下载:
  2. 基于xilinx FPGA的SPI通信协议实现-Xilinx FPGA-based SPI communication protocol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:479.87kb
    • 提供者:王建
  1. Ivga

    0下载:
  2. 用VHDL写的计算器,实现加减功能以及VGA显示功能,适合VHDL初学者使用。-VHDL write calculators, Modified functions and achieve VGA display, VHDL for beginners.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:479.93kb
    • 提供者:yumen
  1. led

    0下载:
  2. 跑马灯 fpga sma-led fpga small
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:479.94kb
    • 提供者:liujia
« 1 2 ... .04 .05 .06 .07 .08 2909.10 .11 .12 .13 .14 ... 4323 »
搜珍网 www.dssz.com