CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 2907.08 .09 .10 .11 .12 ... 4323 »
  1. SPI-SourceCode

    0下载:
  2. SPI Serial Peripheral Interface WISHBONE Controller SourceCode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:477.67kb
    • 提供者:horacedu
  1. music_keypad

    0下载:
  2. Using PFGA board to play musical note.-Using PPGA board to play musical note.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:477.69kb
    • 提供者:TashaYang
  1. SHIYAN5

    0下载:
  2. IO设备vhdl语言1234556778892341-IO equipment VHDL language 1234556778892341
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:477.7kb
    • 提供者:yuxiaoyun
  1. pingche

    0下载:
  2. 简易数字频率计,数码管显示,VHDL语言-simple digital frequency meter, digital control, VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:477.75kb
    • 提供者:jerry
  1. zz.rar

    0下载:
  2. 键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz ,Keying increase/decrease counter to 20MHz system clock by the divider available after 5M, 1M, 100K, 10K, 5K, 1K, 10Hz, 1Hz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:477.78kb
    • 提供者:zuoshu_2008
  1. fifo

    0下载:
  2. 先进先出存储电路fifo,实现队列存储结构-xianjin xianchu chunchu dianlu fifo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:477.85kb
    • 提供者:623902748
  1. PS2VHDL

    0下载:
  2. 用VHDL语言编写的用PS2键盘程序,用数码管来显示键盘的asii值已经调试验证过了。-Using VHDL language with a PS2 keyboard program, with digital control to display the keyboard asii values have Debugging verified.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:477.9kb
    • 提供者:曾小曾
  1. need

    0下载:
  2. This Text Mining book is useful for the understanding the mining
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:478.08kb
    • 提供者:sudha
  1. 429

    0下载:
  2. 本片论文介绍了基于DSP的ARINC 429的串口通信 -Film paper introduces DSP-based ARINC 429 serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:478.13kb
    • 提供者:徐强
  1. FPGA-LCD1602

    0下载:
  2. 基于FPGA的LCD1602显示,可根据实际内容修改显示内容-FPGA-based LCD1602 display can be modified according to the actual contents of display content
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:478.35kb
    • 提供者:冀少威
  1. AVALON-IP

    0下载:
  2. 基于AVALON总线的IP定制(Customized based on the IP bus AVALON)-Customized based on the IP bus AVALON
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:478.42kb
    • 提供者:张力
  1. VERILOG_CPU

    0下载:
  2. 这是一个16位mips-like 处理器代码 , 韩内存, 堆栈, 异常处理,可以综合。。。 非常好的一个学习例子
  3. 所属分类:VHDL编程

    • 发布日期:2012-10-16
    • 文件大小:478.75kb
    • 提供者:kingsloveqzy
« 1 2 ... .02 .03 .04 .05 .06 2907.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com