CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 2907.08 .09 .10 .11 .12 ... 4323 »
  1. [VGA_Sopc

    0下载:
  2. VGA的一个例子,绝对可用,在工程上已经应用了-a good example, is the vga in using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:86.07kb
    • 提供者:闫霜山
  1. spi_vip

    0下载:
  2. This Verification IP from syswip I tested in one of my project its working fine-This is Verification IP from syswip I tested in one of my project its working fine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:226.12kb
    • 提供者:shobhit
  1. 411

    0下载:
  2. XILINX V5的库文件和开发指导文档-XILINX V5 libraries and development guidance document
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.36mb
    • 提供者:ZL
  1. E1

    0下载:
  2. 分析帧同步算法,提供帧同步的状态机实现图以及得到的正确仿真图形。-Analysis of frame synchronization algorithm, to provide frame synchronization state machine implementation plans and get the correct simulation graphics.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:94.29kb
    • 提供者:李逊
  1. UART

    0下载:
  2. verilog hdl UART de bo xing-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:14.27kb
    • 提供者:lijun
  1. FPGA

    0下载:
  2. FPGA设计高级进阶(清华大学电子工程系)-Senior Advanced FPGA Design (Department of Electronic Engineering, Tsinghua University)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1mb
    • 提供者:白龙飞
  1. PLDyuDSP

    0下载:
  2. 基于PLD的DSP设计方案,应用论文,有硬件语言支持。-DSP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:118.3kb
    • 提供者:扬威
  1. DCmotor

    0下载:
  2. 给出了具体的基于FPGA的直流电机PWM控制VHDL程序,可用于毕业设计。-Given a specific FPGA-based DC motor PWM control VHDL program can be used to graduation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.04mb
    • 提供者:张三
  1. CPLDledwater

    0下载:
  2. 给出了基于CPLD的用VHDL编写的流水灯程序,并给出了详细注解,对VHDL的初学者有帮助。-Given based on the use of CPLD VHDL program written in light water, and gives detailed notes on the VHDL help beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.61mb
    • 提供者:张三
  1. freqtest_dec

    0下载:
  2. 用VHDL设计了一个频率计,给出了各模块的详细源码,并给出了注解,对初学者及课程设计有帮助。-VHD designed with a frequency counter, gives the details of each module source code, and gives notes on programs designed for beginners and helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:492.69kb
    • 提供者:张三
  1. RD1008

    0下载:
  2. Receiver module design i am uploding it thax
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:716.17kb
    • 提供者:muruganantham
  1. dual_port_rom

    0下载:
  2. dual port ram, it is having two data lines and two address lines at a time we can access two data from the two data lines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:709byte
    • 提供者:srinivas
« 1 2 ... .02 .03 .04 .05 .06 2907.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com