CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 2907.08 .09 .10 .11 .12 ... 4323 »
  1. SOPC-VideoFramework

    0下载:
  2. Altera SOPC VideoFramework with TRDB-DC2 and TFT-LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:2.28mb
    • 提供者:hungjunhao
  1. i2c_slave

    0下载:
  2. i2c slave interface, use xilinx fpag HDMI SDI-i2c slave interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:1.82kb
    • 提供者:sunisi2008
  1. lfsr_randgen

    0下载:
  2. 利用线性反馈移位寄存器产生伪随机数,在通信系统中应用-Using a linear feedback shift register to generate pseudorandom numbers, the application in a communication system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:111.95kb
    • 提供者:ZhanminWu
  1. encoder

    0下载:
  2. 使用VHDL编写的光电编码器。并且在quartus软件进行仿真。最终下载在FPGA板上实现光电编码器的使用。-Optical encoder using VHDL written. And quartus software simulation. The final use of photoelectric encoder download FPGA board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:4.16mb
    • 提供者:牛满
  1. hoaphat28_4_2004

    0下载:
  2. Day la truong chinh cua tao, moi nguoi nho tham khao nhe.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:349.58kb
    • 提供者:hoa
  1. atuoseller_design

    0下载:
  2. 自动售货机的设计,用用verilog语言设计对应的状态流程-veilog design of auto_seller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:1.21mb
    • 提供者:petty
  1. mux2to1

    0下载:
  2. --按下学习板的KEY1键和KEY2键,LED灯会显示状态 --KEY3作为选择器的开关; --1高电平选通a路信号也就是key1,;0低电平选通b路信号也就是key2-- Press the learning board KEY1 key and the KEY2 key, LED lantern display the state- KEY3 as selector switch - 1 high level gating a channel signal is key1 0 lo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:796byte
    • 提供者:lixiaolong
  1. decoder3_8

    0下载:
  2. -译码器输出是低电平有效。所以每一次只有一个低电平。 --KEY1键和KEY2键和KEY3键作为 A b C信号的输入。LED灯作为输出显示状态 --按键的默认状态是1 高电平 --当按键按下时 对应的I/O为低电平(0), --为了得到不通的值,三个按键不按下时,都是111.表示7;三个按键都按下时,都是000.表示0-- The output of the decoder is active low. So every time only a low level.- KEY1 a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:965byte
    • 提供者:lixiaolong
  1. add

    0下载:
  2. --a0 a1 a2的输入我们用 k1 k2 k3 代替 --b0 b1 b2的输入我们用拨码开关代替。 --b0用拨码开关1输入,BMK1用杜邦线接24脚 --b1用拨码开关2输入,BMK2用杜邦线接25脚 --b2用拨码开关3输入,BMK3用杜邦线接26脚 --所以一开始数码管显示的是E.应为111加111就等于E(14) --数码管显示相加结果-- A0 a1 a2 input we use k1 k2 k3 instead the- b0 b1 b2 input,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:956byte
    • 提供者:lixiaolong
  1. sub

    0下载:
  2. --a0 a1 a2的输入我们用 k1 k2 k3 代替 --b0 b1 b2的输入我们用拨码开关代替。 --b0用拨码开关1输入,BMK1用杜邦线接24脚 --b1用拨码开关2输入,BMK2用杜邦线接25脚 --b2用拨码开关3输入,BMK3用杜邦线接26脚 --一开始数码管显示的是0.应为111-111就等于0 --数码管显示相减结果-- A0 a1 a2 input we use k1 k2 k3 instead the- b0 b1 b2 input, we us
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:903byte
    • 提供者:lixiaolong
  1. mlt

    0下载:
  2. --a0 a1 的输入我们用 k1 k2 代替 --b0 b1 的输入我们用 k3 k4 代替 --一开始数码管显示的是9.应为(11)*(11)就等于9 --数码管显示相减结?-- A0 a1 input we use the k1 k2 instead- b0 b1 input with k3 k4 instead- a digital display is 9. (11)* (11) is equivalent to 9- digital display subtract
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:866byte
    • 提供者:lixiaolong
  1. dff1

    0下载:
  2. --学习D触发器的原理 --按下学习板的KEY1键,LED灯会显示状态 --按下按键,对应的I/O是低电平。所以LED灯会亮?-- Learn the principles of the D flip-flop- Press the learning board of KEY1 key to display the status LED Lantern- press the button, the corresponding I/O is low. So LED lights?
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:558byte
    • 提供者:lixiaolong
« 1 2 ... .02 .03 .04 .05 .06 2907.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com