CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .01 .02 .03 .04 .05 2906.07 .08 .09 .10 .11 ... 4323 »
  1. FPGA-design-circuit

    0下载:
  2. fpga经验总结,fpga系统设计的主要思路和方法初探-the fpga Experience fpga design ideas and methods of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:34.99kb
    • 提供者:龚志文
  1. 01_basic

    0下载:
  2. FPGA代码的基本开发,包括其基本的代码实现-FPGA code development, including the basic code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:2.7mb
    • 提供者:小杨
  1. synthesis

    0下载:
  2. Verilog code and some basic examples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:16.05kb
    • 提供者:Raghav405
  1. LED_VHDL

    0下载:
  2. 用VHDL控制发光二极管,点亮发光二极管在熄灭发光二极管-VHDL control light off of the light-emitting diodes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:343.86kb
    • 提供者:lili
  1. IR

    0下载:
  2. ir接收并显示,代码详细描述了整个解码过程及如何实现-ir receive and display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:16.45kb
    • 提供者:孙兵
  1. cpu

    0下载:
  2. VHDL编写的CPU源码,可嵌入SOPC系统开发-Prepared by the VHDL the CPU source, embeddable SOPC system development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:307.99kb
    • 提供者:wrk
  1. timer_16bits

    0下载:
  2. 一个16位的定时器,用于系统时间调度,已经调试过,可以挂在avalonMM总线上。-an 16 bits timer,can userd for system s time dispatch.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.3kb
    • 提供者:xujie
  1. SIMULATION-AND-SYNTHESIS-OF-TRIPLE-DES-BLOCK-CIPH

    0下载:
  2. This project presents FPGA implementations of the DES and Triple-DES with improved security against power analysis attacks. The proposed designs use Boolean masking, a previously introduced technique to protect smart card implementations from these
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:5.12mb
    • 提供者:abilash
  1. THDB_D5M_CD

    0下载:
  2. Terasic TRDB-D5M CD V1.2.0
  3. 所属分类:VHDL编程

    • 发布日期:2013-04-02
    • 文件大小:8.66mb
    • 提供者:rubyinhell
  1. mutil_cpu

    0下载:
  2. 主要设计了基于Nios_的双核处理器的设计与实现,内含QUARTUS工程文件,实现了两个CPU通过互斥核通讯的实验。EP2C5平台-Primarily designed dual-core processors based Nios_ the design and implementation of embedded QUARTUS engineering documents, to achieve a of two CPU mutex nuclear communications experi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:21.81mb
    • 提供者:核外电子
  1. 8.11-PSKVHDL

    0下载:
  2. FPGA芯片作为核心处理器,实现PSK调制与解调的功能-FPGA chip as the core processor, PSK modulation and demodulation functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:71.38kb
    • 提供者:sunflower
  1. MASK-code---decode

    0下载:
  2. FPGA作为核心控制器,实现MPSK的调制与解调功能-FPGA as the core controller MPSK modulation and demodulation functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:38.22kb
    • 提供者:sunflower
« 1 2 ... .01 .02 .03 .04 .05 2906.07 .08 .09 .10 .11 ... 4323 »
搜珍网 www.dssz.com