CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .99 .00 .01 .02 .03 2904.05 .06 .07 .08 .09 ... 4323 »
  1. lcd2

    0下载:
  2. DE2开发板液晶显示器的使用,包含了点阵型和字符型两种。成功在板上进行了验证。-DE2 development board LCD display, which includes two kinds of dot matrix and character. Successfully verified on the board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:719.4kb
    • 提供者:zzh
  1. sdram1

    0下载:
  2. 定制sopc系统。使用sdram控制器。在nios ide上执行存储器的读写操作。-To customize sopc system. Use sdram controller. In the the nios ide perform memory read and write operations.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:10.73mb
    • 提供者:zzh
  1. ifft

    0下载:
  2. 基于ise软件的ifft编程,包括tb测试文件-the ifft programming of base on ISE software,include tb test file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:3.03mb
    • 提供者:宏伟
  1. AD

    0下载:
  2. 基于quartus软件的AD仿真程序,包括源文件,解压后直接应用-AD simulation program based on quartus software.Including source coding.Unpacked direct application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:673.39kb
    • 提供者:宏伟
  1. interleaver

    0下载:
  2. 基于quartus软件的交织编码的仿真,应用于基带发射机的交织-simulation of interleaved coded based on quartus software.application of interleaving to baseband transmitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:419.99kb
    • 提供者:宏伟
  1. conv_encode

    0下载:
  2. 基于quartus软件的卷积编码,作为基带发射机的信道编码用-Convolutional coding based on quartus software.as the channel coding with baseband transmitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:182.29kb
    • 提供者:宏伟
  1. conv_dencode

    0下载:
  2. 基于quartus软件的卷积译码算法,应用维特比译码算法完成-Convolutional decoding algorithm based on the quartus software.complete the application of viterbi decoding algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:925kb
    • 提供者:宏伟
  1. DDS_shiyan

    0下载:
  2. 用quartus编程实现的直接数字频率合成器(DDS)-The quartus programming direct digital frequency synthesizer (DDS)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:513.82kb
    • 提供者:li peng
  1. dianzizhong

    0下载:
  2. 用VHDL语言编写的数字电子钟的代码,在quartus上运行即可-Digital clock using VHDL language code can be run on in the quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:801byte
    • 提供者:li peng
  1. chuanxingkou

    0下载:
  2. 串行口的发送程序,工程文件,仿真文件,验证可行-The serial port of the sending program, project files, simulation files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:544.38kb
    • 提供者:li peng
  1. lcd1602

    0下载:
  2. lcd1602 介绍LCD1602显示控制的建模 包括分频、控制程序-lcd1602 describes LCD1602 display control modeling, including frequency, control program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:4.21kb
    • 提供者:bambod
  1. graphicallcd_latest.tar

    0下载:
  2. It s a project in VHDL for interfacing a graphical LCD with an FPGA. The project is an open-source file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:7.59kb
    • 提供者:Hammad Tariq
« 1 2 ... .99 .00 .01 .02 .03 2904.05 .06 .07 .08 .09 ... 4323 »
搜珍网 www.dssz.com