CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .03 .04 .05 .06 .07 2908.09 .10 .11 .12 .13 ... 4323 »

  1. ECC_check

    0下载：
  2. 实现对三星nand Flash的存储信息的错误检测，实现一位纠错，两位检错-ECC check 1bit correct 2bit check Samsung nand Flash

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-10
    • 文件大小：1.44mb
    • 提供者：xidian

  1. EDACN_Xilinx_question_and_answerV1.0

    0下载：
  2. edacn论坛上对在FPGA学习过程中出现的问题所给出的解决方法和对FGPA学习具有很强的指导意义-edacn question study

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-17
    • 文件大小：91.05kb
    • 提供者：xidian

  1. VHDL

    0下载：
  2. VHDL硬件描述语言，没有接触过的可以通过这个来学习-VHDL hardware descr iption language, no contact had to learn through this

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-05-24
    • 文件大小：7.55mb
    • 提供者：任亚楠

  1. adder

    0下载：
  2. 一个verlog hdl 从入门到强化的精通教程-A verlog hdl from entry to the strengthening of the master tutorial

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-08
    • 文件大小：2.23kb
    • 提供者：黄静月

  1. adder8

    0下载：
  2. 这是一个基于verlog hdl的寻找地址的程序，已经编译综合成功-This is a search for the address verlog hdl-based procedures have been integrated successfully compiled

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-01
    • 文件大小：179.21kb
    • 提供者：黄静月

  1. cadence-datasheet

    0下载：
  2. SynTest-Cadence : One-Pass DFT and Synthesis Solution for ASICs

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-17
    • 文件大小：151.11kb
    • 提供者：firas

  1. jcb

    0下载：
  2. 递加的三角波 用以输出是各种信号的一种 精度比较好-di jia san jiao bo yong yi xian shi shu chu shi ge zhong xin hao de yi zhong

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-02
    • 文件大小：2.18kb
    • 提供者：sunkai

  1. altpllpll

    0下载：
  2. MP3 player for nios -MP3 nios HW priject

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-05
    • 文件大小：1.31kb
    • 提供者：refui

  1. jchb

    0下载：
  2. 递减的三角波 用于输出 是各种信号输出的一种 有较好的精度-di jian san jiao bo yong yu shu chu

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-13
    • 文件大小：2.21kb
    • 提供者：sunkai

  1. sjb

    0下载：
  2. 三角波 用于输出是各种信号的一种 有较好的精度-san jiao bo

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-27
    • 文件大小：2.32kb
    • 提供者：sunkai

  1. jtb

    0下载：
  2. 阶梯波 用于输出 是各种信号输出的一种 有较好的精度-jie ti bo

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-13
    • 文件大小：2.32kb
    • 提供者：sunkai

  1. zxb

    0下载：
  2. 正弦波 用于输出 是各种信号输出的一种 有较好的精度-zheng xian bo

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-03
    • 文件大小：2.71kb
    • 提供者：sunkai
« 1 2 ... .03 .04 .05 .06 .07 2908.09 .10 .11 .12 .13 ... 4323 »
搜珍网 www.dssz.com