CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 3007.08 .09 .10 .11 .12 ... 4323 »
  1. LED

    0下载:
  2. 在FPGA平台上实现流水灯设计,采用原理图输入的方式,显示不同花样的流水灯,并且可以自动切换。-Light water design on an FPGA platform, using schematic entry, display different patterns of light water, and can automatically switch.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:557.8kb
    • 提供者:jwshi
  1. Gratingthefoursegmentsandthedefensetothecircuit.ra

    0下载:
  2. 光栅尺的四细分和辩向电路,里面有样图可以之间看到-Grating the four segments and the defense to the circuit, which has kind of map can be seen between
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:557.8kb
    • 提供者:rqr
  1. iic_verilog_ACK

    0下载:
  2. IIC_Verilog。考虑到了ACK(应答信号),AT24C02(EEPROM)与EPM240的IIC通信,字节写选择读。在特权老师的基础上改的。经过这次更改后,对IIC时序有了很深刻热认识! 代码自己验证过!-IIC Verilog AT24C02 with EPN240
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:557.86kb
    • 提供者:清水磐石
  1. dds

    0下载:
  2. fpga利用dds原理,产生正弦波,简单实用,成本低-fpga using dds principle, have a sine wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:557.9kb
    • 提供者:wangjian
  1. paobiao

    0下载:
  2. 基于Verilog HDL的完整数字跑表工程,在试验机台上运行验证通过了的。 用8位7段数码管分别显示微妙,秒,分。 有开始,暂停,复位功能。 学习VerilogHDL的经典例子,添加了显示功能。-Complete Verilog HDL-based digital stopwatch works in the test machine is running verify pass the platform. With 8-bit 7-segment digital tube sho
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:557.99kb
    • 提供者:alvin
  1. 10_100m_ethernet-fifo_convertor_latest.tar

    0下载:
  2. 10_100m_ethernet-fifo_convertor_latest,使用verilog语言写的,请需要的下来参考,不要用于商业,谢谢!-10_100m_ethernet-fifo_convertor_latest, using the verilog language to write, please refer to the needs of down and not used for commercial, thank you!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:558.13kb
    • 提供者:
  1. m4kvgachar

    0下载:
  2. 基于M4K的字符VGA显示,来源于特权同学-M4K based VGA display characters, from the privileged students
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:558.17kb
    • 提供者:gaopeng
  1. de2_dac_lcd

    0下载:
  2. FPGA KIT DE2-35 This project outputs a selected voltaje using VGA DAC, the DAC module is controlled using LCD display and buttons.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:558.22kb
    • 提供者:juan pablo
  1. sp3e1600e_mb_webserver

    0下载:
  2. VGA DRIVER FILES FOR FDPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:558.23kb
    • 提供者:ramaseshu
  1. seg7led

    0下载:
  2. 基于quartusII7.2的七段led试验程序,全面,丰富且完全通过功能验证-Led the team respectively quartusII7.2 based on testing procedures, comprehensive, rich and fully functional verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:558.29kb
    • 提供者:王林
  1. jiaotdengCPLD

    0下载:
  2. 这是一个用Verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:558.35kb
    • 提供者:小李
  1. demo6-BEEP

    0下载:
  2. 蜂鸣器实验,简单易懂,关于音节的资料可以上网查看,实验给出的方法适合初学者学习-Buzzer experiment, easy to understand information on the syllable can go online and read the experimental method is suitable for beginners to learn given
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:558.5kb
    • 提供者:xiaoliu
« 1 2 ... .02 .03 .04 .05 .06 3007.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭