CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 3010.11 .12 .13 .14 .15 ... 4323 »
  1. kt3tuo

    0下载:
  2. 基于FPGA的多功能数字钟系统(层次化设计)拓展功能包括:报时、校时校分、6到18点时段控制亮灯-Multi-functional digital clock system (hierarchical design) in the FPGA-based development features include: timekeeping, school Calibration of 6-18 hours to control lighting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:560.19kb
    • 提供者:cynthia
  1. lesson3

    0下载:
  2. eda的学习资料,简单易懂,如果你是需要学习eda相关基础知识那么就下载吧-eda learning files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:560.28kb
    • 提供者:健康路
  1. grabber_vhdl

    0下载:
  2. Source of Grabber Board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:560.41kb
    • 提供者:Seo Dong hyeok
  1. LCD1602_LEVEL4

    0下载:
  2. 基于FPGA-EP1C3的LCD1602驱动程序。模块化-Based on FPGA-EP1C3 the LCD1602 driver. Modular
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:560.41kb
    • 提供者:轩辕镜月
  1. CPLD7128q

    0下载:
  2. EPM7128实现的总线扩展,以及ad采集等功能。-EPM7128 bus extension implementation, and the ad acquisition functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:560.56kb
    • 提供者:liliugang
  1. xapp854

    0下载:
  2.  Digital Phase-Locked Loop (DPLL) Reference Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:560.65kb
    • 提供者:malijun
  1. keyboard

    0下载:
  2. 键盘功能的实现,主要用来显示键盘上所恩下的键对应的数字-keyboard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:560.72kb
    • 提供者:num1
  1. counter

    0下载:
  2. 计算频率程序 ,VHDL代码Quters软件编写,-VHDL Quters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:560.73kb
    • 提供者:aboutnow
  1. DesignOfEletricClock

    0下载:
  2. 实现一个简单的电子钟,其时间(时,分,秒)可以设置和更改,设置和更改的同时不会影响其他显示的变化(相互独立)。-achieve a simple electronic bell, the time (hours, minutes and seconds) can set and change, Settings and change will not affect the other shows the change (independent).
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:560.73kb
    • 提供者:David
  1. hdlc_latest.tar

    0下载:
  2. 数字系统中的HDLC的IP核,可以作为入门使用-Digital system in the HDLC IP kernel, can be used as entry
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:560.79kb
    • 提供者:杨志峰
  1. Sine-Wave-Generator-AD5618

    0下载:
  2. 正弦信号发生器10位数据宽度的,测试通过的,DA位AD5618-Sine Wave Generator 10-bit data width, the test adopted, DA-bit AD5618
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:560.99kb
    • 提供者:傅春
  1. 手把手教你学FPGA 语法篇

    0下载:
  2. 编程规范是重中之重,带你书写良好的变成习惯(It is used to measure noise and detect road noise pollution. It is accurate and has good effect.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:561kb
    • 提供者:庄杰
« 1 2 ... .05 .06 .07 .08 .09 3010.11 .12 .13 .14 .15 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭