CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .42 .43 .44 .45 .46 3047.48 .49 .50 .51 .52 ... 4323 »
  1. 06024554

    0下载:
  2. vhdl code by jaswant singh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:593.34kb
    • 提供者:jaswant singh
  1. TestSpeed

    0下载:
  2. test aplication for Altera DE2 development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:593.37kb
    • 提供者:Alex
  1. XAPP_585

    1下载:
  2. XAPP585 serdes_1_to_7 and serdes_7_to_1 data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:593.4kb
    • 提供者:Valentin
  1. LEDtest

    0下载:
  2. 简单的7段数码管驱动,对应de2,可直接用,内含de2板子的管脚分配-Simple digital control driver 7, corresponding to de2, can be directly used, containing de2 board pin allocation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:593.69kb
    • 提供者:袁野
  1. infrared-simulator

    0下载:
  2. 用VHDL语言实现红外线的模拟装置,内容相当完备,是学习的好帮手。-VHDL language with infrared simulator, is quite complete, is to learn a good helper.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:593.79kb
    • 提供者:jiangdan
  1. lab06

    0下载:
  2. edk xilinx官方提供的学习资料 非常适合初学者 进步很快-edk xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:593.87kb
    • 提供者:xiaoxu
  1. dual_RAM.rar

    0下载:
  2. actel fusion startkit FPGA开发板试验例程,可实现2k8的双口ram,实现数据存储,缓冲。包含verilog HDL 语言源码,actel fusion startkit FPGA development board test routines, can be realized 2k8' s dual-port ram, achieving data storage, buffer. Language source code contains the verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:593.89kb
    • 提供者:zhangyujun
  1. JTAG

    0下载:
  2. 边界扫描技术相关资料,含各个模块的介绍。很有参考价值。-JTAG TAG CONTROLLER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:593.95kb
    • 提供者:
  1. miaobiao

    0下载:
  2. 秒表数码管实现,通过仿真验证,已下载到板子验证(The realization of the stopwatch digital tube)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:594kb
    • 提供者:aiwosuoai5015
  1. clock

    1下载:
  2. vhdl 数字钟工程文件夹 解压就可以用 quartus ii工程文件 -vhdl digital clock project folder can be used to extract the project file quartus ii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:594.05kb
    • 提供者:duopk
  1. lcd1602.rar

    0下载:
  2. 通过FPGA做LCD屏的显示控制,简单易学,Done through the FPGA control of LCD display screen, easy to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:594.4kb
    • 提供者:chengliu
  1. downstreamSim

    0下载:
  2. pciexpress的downstreamsim仿真-pciexpress the downstreamsim Simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:594.45kb
    • 提供者:王刘
« 1 2 ... .42 .43 .44 .45 .46 3047.48 .49 .50 .51 .52 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭