CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .45 .46 .47 .48 .49 3050.51 .52 .53 .54 .55 ... 4323 »
  1. xapp1015

    1下载:
  2. SDI接口的VHDL实现,XILINX官网的设计参考-SDI interface VHDL realize XILINX official website design reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:595.88kb
    • 提供者:王凯
  1. songer2

    0下载:
  2. 电子琴演奏电路,内置3首音乐,可以选择单曲循环和顺序播放,也可切换到手动弹奏-Playing keyboard circuit, built three music, you can single cycle and the order of play, but also can switch to manual play
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:595.89kb
    • 提供者:卢仁清
  1. Desktop

    0下载:
  2. 内含多数表决器,计数器等程序,应用verilog HDL编译-counter and voter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:595.95kb
    • 提供者:ccy199004
  1. DATA_16QAM_MAP

    0下载:
  2. 这是一用VERILOG实现OFDM符号映射的程序。对初OFDM的同学有帮助。可以下载。-this is the prog about ofdm signal using verilog .wish that it help you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:596.02kb
    • 提供者:小龙
  1. wash

    1下载:
  2. 设计制作一个简易全自动洗衣机控制器。 1、洗衣机的功能有洗涤、漂洗和脱水,每个功能持续的时间分别为20秒、15秒和10秒。 2、用一个按键实现洗衣程序的手动选择:A、单洗涤;B、单漂洗;C、单脱水;D、漂洗和脱水;E、洗涤、漂洗和脱水全过程。 3、在所选择的程序完成之后,控制器应处于停止状态。 4、用一个按键实现暂停洗衣和继续洗衣的控制, 暂停后继续洗衣应回到暂停之前保留的状态。 5、用发光二极管指示状态;用数码管以倒计时的方式显示当前状态的剩余时间 -Aut
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-06
    • 文件大小:596.13kb
    • 提供者:onway
  1. System09

    0下载:
  2. BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chip Designed with Xilinx XC2S300e Spartan 2+ FPGA. Implemented With BurchED B5-X300 FPGA board, B5-SRAM module, B5-CF module and B5-FPGA-CPU-IO
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:596.35kb
    • 提供者:陈朋
  1. PS2

    0下载:
  2. ps2接口控制程序,采用verilog hdl-ps2 interface control program, using verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:596.37kb
    • 提供者:joshenls
  1. Mode-variable-counter-vhdl

    0下载:
  2. 模可变计数器 vhdl实现 quartus编译通过-Mode variable counter vhdl achieve quartus compiled by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:596.4kb
    • 提供者:蒲瑞瑞
  1. Verilog

    0下载:
  2. Zr-tech开发板uart例程基于quartus的工程源代码-Zr-tech development board uart routines based quartus project source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:596.42kb
    • 提供者:hcl
  1. I2C

    0下载:
  2. 用verilog语言,实现I2C协议,需具备一定的总线知识-With verilog language, implement the I2C protocol, the bus must have a certain knowledge
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:596.54kb
    • 提供者:REGGIE
  1. PS2Fpga

    0下载:
  2. PS2开发源代码,取自于FPGA开发板,可直接应用于实际项目中-PS2 development of source code, derived from FPGA development board can be directly applied to actual projects
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:596.66kb
    • 提供者:王军
  1. 71-JR037

    0下载:
  2. information and design about mips architechture processor in vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:596.69kb
    • 提供者:hongminh
« 1 2 ... .45 .46 .47 .48 .49 3050.51 .52 .53 .54 .55 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭