CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 3053.54 .55 .56 .57 .58 ... 4323 »
  1. ALU

    0下载:
  2. a simple 4 bit alu in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:598.2kb
    • 提供者:priya
  1. ml50x_schematics

    0下载:
  2. Xilinx的ML505原理图,器件名称XC5VLX50T-ml505 sch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:598.22kb
    • 提供者:zml
  1. read-RAM

    0下载:
  2. 读写RAM,很好用,我自己写的。 读写RAM,很好用,我自己写的。-Read and write RAM, is useful, I wrote it myself.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:598.39kb
    • 提供者:tanli
  1. verilogHDL08

    0下载:
  2. VerilogHDL硬件描述语言之8
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:598.41kb
    • 提供者:洪诚
  1. fpgaclockingvhdl

    0下载:
  2. vhdl based fpga clocking learning material. useful for beginners who want to learn fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:598.43kb
    • 提供者:sunder
  1. VHDL

    0下载:
  2. 基于hdl的交换机设计,学习的人可以看一下-Hdl-based switch design, the study of people can look at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:598.84kb
    • 提供者:ably13
  1. test12864

    0下载:
  2. 12864的VHDL程序!测试成功的! -12864 VHDL program! Test successful!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:599kb
    • 提供者:陈华峰
  1. running-water-led

    0下载:
  2. 流水灯程序,采用组合逻辑。内有仿真文件。是FPGA开发必须学的一个程序-Light water program, using a combination of logic. There simulation files. Is a program FPGA development must learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:599.14kb
    • 提供者:哈工程贾硕
  1. vhdl_programming

    0下载:
  2. vhdl编程指导。有相关实例。已经初级的入门介绍-vhdl learners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:599.25kb
    • 提供者:laurie
  1. MAXII

    0下载:
  2. MAX II EPM7000 系列 FPGA CPLD 芯片的使用手册,仅供参考,-MAX II EPM7000 Series FPGA CPLD chip user manual for reference purposes only
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:599.32kb
    • 提供者:陈小明
  1. 555

    0下载:
  2. 四位元乘法器(含TPD) 被乘數:SW(3..0) 乘數: SW(7..4) 積: LEDR(7..0)-Multiplier 4 yuan (including TPD) multiplicand: SW (3 .. 0) multiplier: SW (7 .. 4) plot: LEDR (7 .. 0)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:599.36kb
    • 提供者:吳員外
  1. VHDL

    0下载:
  2. VHDL的设计资料 可以让刚开始做设计的朋友来参考一下
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:599.49kb
    • 提供者:王惠
« 1 2 ... .48 .49 .50 .51 .52 3053.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭