CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 3053.54 .55 .56 .57 .58 ... 4323 »
  1. firstacv

    0下载:
  2. 抓取攝影機影像 並在滑鼠點選範圍做增亮處理-Capture mouse click on the camera image and the range to brightening treatment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.16kb
    • 提供者:chen ching
  1. sdram_controller

    0下载:
  2. SDRAM控制器 SDRAM控制器 SDRAM控制器-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:30.94kb
    • 提供者:wuyou
  1. yuvtorgb

    0下载:
  2. 色彩空间 ycrcb2rgb转换源代码 赛灵思公司提供色彩空间 ycrcb2rgb转换源代码- ycrcb2rgb
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.99kb
    • 提供者:wuyou
  1. Dynamically_programmable_cache

    0下载:
  2. papers about dynamically programmable cache memory by Mouna Nakkar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.16mb
    • 提供者:Oor
  1. DINAMICALLY_PROGRAMMABLE_CACHE

    0下载:
  2. dynamically programmable cache memory for image processing applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:29.74kb
    • 提供者:Oor
  1. lv7

    0下载:
  2. 该处理器的指令系统包括10条指令,分别是 (1)非访存指令 加法指令 ADD Ri,Rj(Ri+Rj->Ri) 减法指令 SUB Ri,Rj(Ri-Rj->Ri) 与指令 AND Ri,Rj(Ri and Rj->Ri) 或指令 OR Ri,Rj(Ri or Rj->Ri) 寄存器传送指 MOV Ri,Rj(Rj->Ri) 立即数传送指令 MVI Ri,X(X->Ri) (2)访存指令 存数指令 STA Ri,X(Ri-&g
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:490.91kb
    • 提供者:Beaug
  1. QuartusII9.0crack

    0下载:
  2. quartus 2 v.9.0 program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:50.03kb
    • 提供者:Oor
  1. NETFPGA_Documentation_self-extracting_package

    0下载:
  2. netfpga的相关文档以及其开源的一些工程和说明,这些资料不是很好找,现在收集齐了,分享给大家!-netfpga the documentation and some of its open source projects and instructions, such information is not easy to find, now collected together all the share to everyone!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-20
    • 文件大小:31.47mb
    • 提供者:dou
  1. rs232

    0下载:
  2. RS232的串口控制器,本程序中的每个小模块都有与之对应的testbench,模块清晰,实现结构简单。很适合Verilog编程初学者来练习!-RS232 serial port controller, the program has a small module for each corresponding testbench, module definition, to achieve simple structure. Verilog programming is suitable for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:409.37kb
    • 提供者:veriman
  1. cpldtoPCvhdlcoding

    0下载:
  2. CPLD与PC机通讯的VHDL代码,实用性强。-CPLD and VHDL code PC, communications,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:965byte
    • 提供者:于凤萍
  1. uart2

    0下载:
  2. a small uart implementation with Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:992byte
    • 提供者:zismad
  1. fsk_demodulation

    0下载:
  2. FSK的解调过程,及仿真图形,改变输入可以得到不同的输出结果-FSK demodulation process, and simulation graphics, change the input can have different output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:340.36kb
    • 提供者:纪雪莲
« 1 2 ... .48 .49 .50 .51 .52 3053.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭