资源列表
CY7c68013_fpga_write_sram
- CY7c68013_fpga_write_sram 测试工程文件-CY7c68013_fpga_write_sram test project file
DataAcquisitionCard
- usb2.0的高速数据采集卡ISE工程包，包括了完整的设计-usb2.0 high-speed data acquisition card ISE project package, including a complete design
CNT4
- 4位二进制加法计数器的两种不同VHDL的描述,与比较。-4-bit binary addition of two different counter VHDL descr iption, and more.
DE2usingbook
- DE2中文用户手册，方便查找各引脚所对的编码-DE2 Chinese user manual, easy to find the pin that on the coding
LCD
- LCD字符滚动显示源程序及全部文件,开发板为spartan-3e-LCD character display source and scroll all the documents
timebase
- 实现了时基信号的产生，频率50MHz,在SPARTAN-3E板子上用。-Time-based signal，which developed on board SPARTAN-3E of xilinx.
1602
- 实现了xilinx公司SPARTAN-3E板子上的1602显示功能。一个简单的例子-One exmple of 1602 on board of SPARTAN-3E of xilinx.
counter
- ISE,工程，couter, 计数器，详细的功能实现。-The counter, based on SPARTAN-3E of xilinx，using ISE
cysteter
- 分频器，可以求出1--100000000Hz的所有的频率，基于xilinx公司的SPARTAN-3E板子。-Based on SPARTAN-3E of xilinx, using ISE and VHDL, i developed the cysteter.
div
- 除法器的电路设计,基本的思想是减法:从最高位(除符号位)开始,减去除数,得到商. -Divider circuit design, the basic idea of subtraction: from the highest bit (except the sign bit), and subtract the divisor, the quotient.
module
- 深入的理解总线的概念和特性，掌握总线的传输控制特点，熟悉计算机的数据通路概念和原理，了解其构建方法以及数据和地址是怎样在通路上传输的，将运算器模块与存储器模块连接起来，了解运算器和存储器是如何协调工作的。-Understanding of the concept and characteristics of the bus master the bus transfer control features, familiar with computer data access concepts a
plj
- 数字频率计 在1秒内对被测信号进行计数，并将数据送至控制器，控制器根据数据自动选档，量程分为0--10KHz 、10KHz --100KHz 、100KHz --1MHz 三档。 数据采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示计数结果，并将此显示结果保持到下一次计数结束。-Digital frequency meter in 1 second count of the measured signals and data sent to the controller