CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .52 .53 .54 .55 .56 3057.58 .59 .60 .61 .62 ... 4323 »
  1. LAB31

    0下载:
  2. EDA基础_综合实验篇__实验三十一 FIR数字滤波器设计-The basis of comprehensive experimental articles EDA __ _ experimental FIR digital filter design 31
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.78mb
    • 提供者:wonder
  1. LAB28

    0下载:
  2. EDA基础_综合实验篇__实验二十八 数字锁相环设计-The basis of comprehensive experimental articles EDA __ _ 28 digital phase-locked loop design experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.84mb
    • 提供者:wonder
  1. LAB26

    0下载:
  2. EDA基础_综合实验篇__实验二十六 VGA显示器彩条信号发生器-EDA based on comprehensive test papers _ __ experiment 26 color VGA monitor signal generator section
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:312.81kb
    • 提供者:wonder
  1. LAB24

    0下载:
  2. EDA基础_综合实验篇__实验二十四 PS2键盘输入接口串行协议的实现-EDA based on comprehensive test papers _ __ experiment 24 PS2 keyboard interface, serial protocol implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:303.79kb
    • 提供者:wonder
  1. LAB21

    0下载:
  2. EDA基础_综合实验篇__实验二十一 采用流水线技术设计高速数字相关器-EDA based on comprehensive test papers _ __ pipelined technology experiment 21 high-speed digital correlator design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:929.74kb
    • 提供者:wonder
  1. LAB5

    0下载:
  2. 七人表决器 七个按键,若按下个数多于三个,表示通过,LED点亮-Seven voting machines seven keys, press the number if more than three, said that through, LED lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:608.06kb
    • 提供者:wonder
  1. tutorial

    0下载:
  2. quartus ii 6.0版本tutorial文件,在不同的版本中会出现不同的说明介绍,包括6.0/ 7.2/ 8.0。-tutorial for quartus ii 6.0 that illustrate a quiker way to get access of basic feature of the design software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.57mb
    • 提供者:jin
  1. SIM1

    0下载:
  2. double precision floating point algorithm implemented only division method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:553.92kb
    • 提供者:Nithyanand
  1. LEDtest

    0下载:
  2. 简单的7段数码管驱动,对应de2,可直接用,内含de2板子的管脚分配-Simple digital control driver 7, corresponding to de2, can be directly used, containing de2 board pin allocation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:593.69kb
    • 提供者:袁野
  1. fpga

    0下载:
  2. 基于FPGA实现的模拟8选一中方波的实现,该软件体积小-FPGA-based simulation of 8 election for a wave of realization of China, the small software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:4.2kb
    • 提供者:小北
  1. fir_filter

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:15.21kb
    • 提供者:jin
  1. Widget_Watch_VHDL

    0下载:
  2. 功能: (1)数字钟(2)数字跑表(3)调整时间 (4)闹钟设置 (5)日期设置。 设计总体构思: 将日期、时钟、秒表及闹钟功能分开实现。选择日期模式,则只显示年、月、日。选择时钟模式,则只显示时、分、秒。选择秒表模式,则只显示秒、毫秒。选择闹钟模式,显示为时、分、秒,另外加一个闹铃。 -Features:(1) digital clock (2) digital stopwatch (3) adjust the time (4) alarm settings (5) date
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:899.61kb
    • 提供者:
« 1 2 ... .52 .53 .54 .55 .56 3057.58 .59 .60 .61 .62 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭