CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .57 .58 .59 .60 .61 3062.63 .64 .65 .66 .67 ... 4323 »
  1. 6clock

    0下载:
  2. verilog 电子表。可显示年,月,日,支持闰年。-verilog electronic form. Displays year, month, day and support a leap year.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:10.33kb
    • 提供者:李宗澤
  1. fifo.v

    0下载:
  2. This the source code for FIFO -This is the source code for FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:567byte
    • 提供者:Vishal katba
  1. Soda_Machine

    0下载:
  2. drink machine finite state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:737byte
    • 提供者:zhaowf
  1. VGA_test

    0下载:
  2. 基于FPGA设计的一段测试VGA接口的VHDL小程序\功能为在显示器上间隔显示横条、竖条以及棋盘格等彩条信号,希望对初学FPGA驱动VGA接口的电子爱好者有用-FPGA-based design of a VGA interface VHDL test applet \ functions for the intervals shown in the display bar, vertical bars and checkerboard patterns and other signals of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:387.53kb
    • 提供者:常娟成
  1. hdlsrc_new

    0下载:
  2. CIC滤波器实现,级联FIR,节省资源-CIC filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.49kb
    • 提供者:张贼妥
  1. viterbi

    0下载:
  2. 对于语音信号的Viterbi算法的简单仿真实现 在QuartusII下-Viterbi algorithm for speech signals simple simulation to achieve in the next QuartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:684byte
    • 提供者:房先生
  1. communicationFPGADesign

    0下载:
  2. 包含matlab和Verilog两中代码:主要功能是关于无线通信的-contain:matlab and Verilog codes about communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:364.24kb
    • 提供者:李金澎
  1. DE2_CCD

    0下载:
  2. FPGA 上实现VGA控制器 开发平台为altera官方开发板de2 -DE2 FPGA VGA LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:215.4kb
    • 提供者:wuyou
  1. jiafaqi

    1下载:
  2. 用Veriloge编的四位二进制加法器。用一个显示屏进行显示。-Veriloge series with four binary adder. With a display to display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:201.58kb
    • 提供者:she
  1. ds18b20_verilog

    0下载:
  2. 用verilog语言编写,实现DS18B20测量温度的程序,包括整个工程文件。-Using verilog language, achieve DS18B20 temperature measurement procedures, and including the project file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:170.74kb
    • 提供者:pangzi
  1. E8051_256

    1下载:
  2. This contains the main-level VHDL files required for an example complete, ready-to-use, FPGA/ASIC 8051 microcontroller. The corresponding main schematic can be found in the Schematics folder, and a technical descr iption of the e8051 core inter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-01
    • 文件大小:493.45kb
    • 提供者:h_j_tel
  1. clk_divider

    0下载:
  2. Simple Clk Divider for FPGA design in Verilog -Simple Clk Divider for FPGA design in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:684byte
    • 提供者:h_j_tel
« 1 2 ... .57 .58 .59 .60 .61 3062.63 .64 .65 .66 .67 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭