CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .54 .55 .56 .57 .58 3059.60 .61 .62 .63 .64 ... 4323 »
  1. 85375519work

    0下载:
  2. image proceesing rar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:177.04kb
    • 提供者:bhaskar
  1. B1

    0下载:
  2. Begining code for manhester decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:307.58kb
    • 提供者:FVHDL
  1. Xilinx090214

    0下载:
  2. 该文档中含有Xilinx 实验板入门程序15个,程序经典简洁,-The document contains a Xilinx development board entry process 15, the program classic simplicity,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:619.8kb
    • 提供者:团长
  1. derotator

    0下载:
  2. derotator for qam with sin and cos lut
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:15.02kb
    • 提供者:cyberia
  1. DC_Removal

    0下载:
  2. DC removal vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:693byte
    • 提供者:cyberia
  1. Codeur_SP

    0下载:
  2. quadrature encoder state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.41kb
    • 提供者:cyberia
  1. RGB_TO_YUV

    0下载:
  2. converter rgb to yuv
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.08kb
    • 提供者:cyberia
  1. dds

    0下载:
  2. 高精度高速正弦波生成,正弦波相位和正弦波频率可调。-make sin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:673byte
    • 提供者:sunhao
  1. xapp202

    0下载:
  2. 在ATM应用中实现内容寻址寄存器(CAM)-In the ATM application to achieve content addressable register (CAM)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:19.95kb
    • 提供者:草莓的味道
  1. PWM_LED

    0下载:
  2. 利用PWM控制LED亮灭的verilog程序,开发环境quartusII7.0-Using PWM control of LED light off a verilog program development environment quartusII7.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:10mb
    • 提供者:杜征宇
  1. clock

    0下载:
  2. 可调式时钟,可对时钟每位进行加减,被调整位闪烁显示-Adjustable clock, each clock can add or subtract, to be adjust-bit flash display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.08mb
    • 提供者:abelwang
  1. SEG7_Timer

    0下载:
  2. 七段数码管时钟显示的verilog程序,开发环境quartusII7.0-Seven-segment digital tube display clock verilog program development environment quartusII7.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.62mb
    • 提供者:杜征宇
« 1 2 ... .54 .55 .56 .57 .58 3059.60 .61 .62 .63 .64 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭