CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .52 .53 .54 .55 .56 3057.58 .59 .60 .61 .62 ... 4323 »
  1. 2

    0下载:
  2. VHDL语言编程的FPGA程序,在ISE9.1开发平台中运行,适合FPGA初学者入门学习-VHDL language programming of the FPGA program, run in ISE9.1 development platform, suitable for beginners to learn FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:161.32kb
    • 提供者:周周
  1. INOUT

    0下载:
  2. 一个实现特定功能的FPGA程序,使用VHDL语言编写,用于排除FPGA影响,检测电路中其他芯片是否正常工作-A function of the FPGA to achieve a specific program, the use of VHDL language for FPGA exclude the impact of other chip detection circuit is working properly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:250.55kb
    • 提供者:周周
  1. chaoche

    0下载:
  2. 基于FPGA的Verilog HDL编写的黑线控制小车直线,及检测黑线延迟减速的设计。-FPGA-based Verilog HDL prepared to control the car straight black lines, and testing the black wire delay reducer design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:408.37kb
    • 提供者:姜敏敏
  1. 3-8decoder

    0下载:
  2. FPGA/CPLD的开发,基于VHDL语言编写的3-8译码器,供大家参考-Based on the VHDL language 3-8 decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:229.04kb
    • 提供者:刘志芳
  1. 8-segment--LED

    0下载:
  2. FPGA/CPLD开发,基于VHDL语言实现,点亮一位八段数码管-FPGA/CPLD development, based VHDL, lit an eight digital tube
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:207.09kb
    • 提供者:刘志芳
  1. adder-8segmengt-display

    0下载:
  2. FPGA/CPLD开发,基于VHDL语言的加法器实现,并用数码管显示-FPGA/CPLD development, based on VHDL adder implementation, and use digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:415.15kb
    • 提供者:刘志芳
  1. multiplying-unit

    0下载:
  2. FPGA/CPLD开发,基于VHDL语言的乘法器的实现,数码管显示-FPGA/CPLD development, based on the realization of VHDL language multipliers, digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:230.33kb
    • 提供者:刘志芳
  1. D-trigger

    0下载:
  2. FPGA/CPLD开发,基于VHDL语言的D触发器的实现-FPGA/CPLD development, based on VHDL implementation of the D flip-flop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:208.97kb
    • 提供者:刘志芳
  1. VHDLtutorial

    0下载:
  2. 教你如何快速的熟悉和掌握vhdl语言,了解该语言的逻辑和时序,能尽快的应用到fpga的开发上-Teach you how to quickly become familiar with and master the vhdl language, understand the logic and timing of the language can be applied as soon as possible to the fpga development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.5mb
    • 提供者:鲁林松
  1. dds

    0下载:
  2. 12位精度的DDS。quartus ii 编译通过。所有源代码正确,可用。-12 precision DDS. quartus ii compile. All source code is correct and available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:78.06kb
    • 提供者:ecnu
  1. I2C

    0下载:
  2. i2c总线控制器。VHDL。quartus ii 编译通过。代码正确可用。-i2c bus controller。。VHDL。quartus ii compiled. Correct code is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:489.48kb
    • 提供者:ecnu
  1. Elevator-controller

    0下载:
  2. 电梯控制器。VHDL。quartus ii 编译通过。代码正确可用。-Elevator controller。VHDL。quartus ii compiled. Correct code is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:295.88kb
    • 提供者:ecnu
« 1 2 ... .52 .53 .54 .55 .56 3057.58 .59 .60 .61 .62 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭