CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .52 .53 .54 .55 .56 3057.58 .59 .60 .61 .62 ... 4323 »
  1. tc

    0下载:
  2. 这是一个tc的安装程序,适合用tc的人,安装简单,运行也很简单。-This is a tc setup for people who use tc simple installation, operation is simple.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.09mb
    • 提供者:刘月
  1. shift_regeister

    0下载:
  2. 用blockram实现移位寄存器,开发语言为verilog hdl-Shift register with blockram achieve the development language for the verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:144.76kb
    • 提供者:郭淮
  1. virtex-5fpgaconfigurationuserguide

    0下载:
  2. virtex-5 上电加载程序的时序的详细说明,包括bin文件的加载时序-virtex-5 on the power loader timing of the detailed descr iption, including the bin file load timing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.5mb
    • 提供者:郭淮
  1. microcont

    0下载:
  2. 数字时钟设计基于FPGA的数字存储示波器的设计 doc基于FPGA的数字存储示波器的设计 122 基于... 基于单片机的车载时钟控制系统研究 doc基于单片机的车载时钟控制系统研究-microcontroller-based digital clock, set the time, stopwatch, alarm set
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:3.24kb
    • 提供者:章辉明
  1. FINALPROJECT

    0下载:
  2. 用來開通用 簡易紅綠燈 非常簡單 -Opened with a simple traffic light for a very simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:391.38kb
    • 提供者:魏鉉諳
  1. erewr

    0下载:
  2. 一樣簡易紅綠燈程式碼....非常簡單 -Simple traffic light, like a very simple code .... oh oh oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:675byte
    • 提供者:魏鉉諳
  1. ket

    0下载:
  2. 簡易密碼鎖 好用喔喔喔 快下載來試試吧 快-Simple password lock with oh oh oh download to try it soon
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8.41kb
    • 提供者:魏鉉諳
  1. final-light

    0下载:
  2. 跑馬燈喔喔喔喔簡易跑馬燈設計快下載 -Marquee Marquee Wowowowo simple design fast download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:587byte
    • 提供者:魏鉉諳
  1. trafficlight

    0下载:
  2. 簡易紅綠燈雙向能設定秒數 快來下載吧 好用喔-Simple two-way traffic lights can be set to the number of seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.08kb
    • 提供者:魏鉉諳
  1. DDS__VERILOG____

    0下载:
  2. 实现dds,能够实现dds设计,是本人收集的-Achieve dds, dds design can be achieved, is my collection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.09kb
    • 提供者:energy
  1. jipinqicepinzhou

    0下载:
  2. 计频器有两种测量方法,即测频和测周,我们提出选用测频的方法,但是有时老师也会让我们编写可以选用测频、测周并且两者可以自动选择的程序,本程序即可达到这个要求。-Frequency meter, there are two measuring methods, that is, the frequency measurement and test week, we put forward to use frequency measure, but sometimes the teacher will
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:629.31kb
    • 提供者:amy
  1. daling

    0下载:
  2. 利用MUXPLUSII平台实现工业打铃功能。-MUXPLUSII platform using industry fight bell function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:748.45kb
    • 提供者:amy
« 1 2 ... .52 .53 .54 .55 .56 3057.58 .59 .60 .61 .62 ... 4323 »
搜珍网 www.dssz.com