资源列表
PS2_LCD
- PS/2+lcd，FPGA的Verilog程序，希望大家有用。SP3板子的-PS/2+ lcd,FPGA s Verilog procedures in the hope that useful. SP3 board
maxplus
- uso de compuertas basicas en maxplus
rs232
- 基于 hdl语言的re232通信实验的设计，程序简单明了，一学就会-rs232 communication
dp_test
- 本程序是用VHDL语言编写的，其中包括并口通讯，DDS电机调速,编码器信号处理等，对研究这方面的工程人员有一定参考作用-This procedure is used VHDL language, including the parallel port communication, DDS motor, encoder signal processing and so on, to look at this area of engineering staff have a certain refe
PS2_LCD
- 1、ps/2键盘输入，通过led显示ascii码 2、稍等1s可以在lcd上显示输入的字符 3、其中键盘上的backspce键是用来清屏的 4、当lcd上显示满字符时，在按下按键自动清屏，从第一行显示。
arccos
- 一个求反余弦的cordic算法，整个工程。包括仿真。可以直接打开。-An inverse cosine of the cordic seeking algorithms, the whole project. Including the simulation. Can be directly opened.
基于FPGA的反余弦算法代码
- 通过crodic算法迭代通过对常数C的设定旋转迭代x的分量使它等于常数C从而求出输入值c的反余弦arccosc的角度值
UART(RS232)
- 用VERILOG语言实现的通用异步串行收发器（RS232收发器），波特率可设置，通讯稳定，已成功应用于实际项目。-VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.
sy6
- 数字钟的VHDL源程序，里面附有数字钟的VHDL源程序和原理图的数字钟电路，数字钟有en,clk,clr等接口。-Digital clock in the VHDL source code, which the VHDL source code with a digital clock and schematic of the digital clock circuit digital clock with en, clk, clr and other interfaces.
Altera-Chat-Hardware-module-using-internet.tar
- Altera DE2 Board VGA Chat Program Implementation
dizi
- 实现一个根据摁健实现开孔闭孔的电子竖笛，有一个开机音乐且可以在8*8点阵中显示开孔闭孔情况，从低音5到高音5均可实现(To achieve a healthy implementation of electronic press according to the opening of the obturator.)
Verilog_HDL_9807
- verilog HDL ebook for quick guide