CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .37 .38 .39 .40 .41 3042.43 .44 .45 .46 .47 ... 4323 »
  1. I2C

    0下载:
  2. I2C总线的FPGA实现,Verilog语言实现!-FPGA implementation of the I2C bus, Verilog language realize!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:11.96kb
    • 提供者:Shawn
  1. qugehang

    0下载:
  2. 用verilog代码实现视频去隔行,功能强大,有必要的注释-Video Deinterlacing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:11.96kb
    • 提供者:王浩
  1. 2

    0下载:
  2. 七段显示译码器电路 将输入的8421BCD码计数值译为对应的编码,并在LED数码管上显示出对应的十进制数 LDE数码管共有七个输入端(a-g),三个数码管采用扫描显示方法,按个位十位百位的次序依次显示三个四位二进制数据。-Seven segment display decoder circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:11.94kb
    • 提供者:成思远
  1. FPGA_several_common_design_problems

    0下载:
  2. FPGA常见的几个设计问题,能帮组FPGA的设计-FPGA several common design problems,and also can help the FPGA design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:11.94kb
    • 提供者:lengkongqi
  1. user_logic_Open_I2C

    0下载:
  2. 基于sopc系统的iic总线设计,提供关于片上系统的iic设计源代码及驱动-iic of system on programming chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:11.94kb
    • 提供者:yly
  1. Design

    1下载:
  2. 基于FPGA的64QAM调制解调进行了研究和验证-64 qam modulation demodulation based on FPGA is studied and validated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:11.93kb
    • 提供者:李晓宾
  1. Finite-State-Machines

    0下载:
  2. 状态机,FPGA实验alter DE2开发板自带光盘的案例教程编程解析-State machine FPGA experiments alter the DE2 development board comes with a CD case tutorial programming resolution
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:11.92kb
    • 提供者:冷静
  1. vhdlfft4

    0下载:
  2. 基4算法的vhdl实现,蝶形变换等的详细设计-Radix-4 algorithm of VHDL realize, butterfly transform the detailed design, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:11.91kb
    • 提供者:邓翔
  1. counter

    0下载:
  2. 所属分类:VHDL编程

  1. xiyiji

    0下载:
  2. 设计较为完整的应用系统,其中至少包括三个模块(定时器、串行口、键盘、数码管、液晶显示、传感器模数转换、PWM等)-Design are relatively complete application system, including at least three module (timer, a serial port, keyboard, digital tube, liquid crystal display, sensor module conversion, PWM, etc)
  3. 所属分类:VHDL-FPGA-Verilog

  1. CPU

    1下载:
  2. 使用Verilog HDL语言完成一个简单的多周期MIPS微处理器的设计-Using Verilog HDL language to complete a simple multi-cycle MIPS microprocessor design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:11.9kb
    • 提供者:胡森
  1. opb_vga.EDK下的用户IP核

    0下载:
  2. 一个EDK下的用户IP核,进行OPB总线到VGA的转换,EDK under a user IP core, the OPB bus to VGA conversion
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-26
    • 文件大小:11.9kb
    • 提供者:曹晶
« 1 2 ... .37 .38 .39 .40 .41 3042.43 .44 .45 .46 .47 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭