资源列表
quartus_warning_analysis
- Quartus常见警告分析，中英文注释，非常实用的资料。-Quartus warning and errors analysis
src
- The source code consist of fft block with integrated on cordic polar to rectangular and rectangular to polar form
18-divide-8-divider
- 从ASM状态图可以看出，在state=0时，初始化参数，如果开始信号有效则载入被除数与除数，接着进入state=1状态，首先判断被除数寄存器的高九位是否大于除数，如果是则产生溢出信号，并回到此状态；否则被除数寄存器向左移一位，并进入state=2状态，同样先判断被除数寄存器的高九位是否大于除数,如果是则被数高九位减去除，并被除数最后一位置为1，并回到此状态；否则被除数寄存器向左移一位，并进入state=3状态, 同样先判断被除数寄存器的高六位是否大于除数,如果是则被数高九位减去除，并被除数最后一
Scoreboarding
- Implementation of Scoreboarding for a Mips based processor
UART_VHDL
- 异步串口通信VHDL源代码，通过了验证，最高通信速率可达384-Asynchronous serial communication VHDL source code, through the validation, the maximum communication rate of up to 384
EXP3-led
- 沈阳新华龙c8051f020LCD调试可用，沈阳新华龙的开发板-Shenyang Hualong c8051f020LCD debugging available, Shenyang Hualong development board
quartus_error
- 关于Verilog HDL语言的集成开发环境quartus 的一些常见的错误分析-On the Verilog HDL language integrated development environment quartus some of the common error analysis
ps2mouse_verilog
- 本实验利用PS/2接口实现了与鼠标通信，并将鼠标的按键信息通过D6，D7，D8，D9 来直观的放映，其中D6，D7代表鼠标右键的状态，当鼠标右键没有按下时，D6，D7两 个灯都不亮，当鼠标右键有按下时，D6，D7两个灯同时点亮。与此相同，D8，D9则代 表鼠标左键的状态。而鼠标的移动状态，我们是通过七段数码管来表示，低两位的数 码管表示X轴的移动点数，高两位的数码表示Y轴的移动点数。-the experimental use of PS / 2 interface wit
Test_Bench
- 8篇测试向量(Test_Bench)和波形产生的例子(VHDL语言，开发环境：FPGA)
D_flip
- source vhdl code of D flipflop logic
function_generator
- 采用VHDL语言写了一个函数发生器的程序。内含有各个模块，供大家参考，请多批评！-VHDL language used to write a function generator procedures. Contains various modules, for your reference, please criticize!
SDRAMHDL
- SDRAM基础性控制核 很有用的 VHDL状态机实现-SDRAM control of the nuclear basic useful VHDL state machine implementation