CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .35 .36 .37 .38 .39 3040.41 .42 .43 .44 .45 ... 4323 »
  1. RS232

    0下载:
  2. 实现FPGA的RS232串行通信,采用verilog语言编写,下载到芯片上就可以使用-FPGA implementation of the RS232 serial communication, using verilog language, can be downloaded to the chip using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:586.4kb
    • 提供者:shineson
  1. KinetisIAR

    0下载:
  2. OSPF协议将网络划分为多个自治域进行管理,路由器根据在自治系统中的角色划分(IAR,ABR,BBR,ASBR),除IAR外,一个运行OSPF协议的接口状态根据接口的不同类型可划分为 DR: Designated Router BDR: Border Designated Router DROther: Non (DR or BDR)-The OSPF protocol divides the network into several autonomous doma
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:586.57kb
    • 提供者:吴婷婷
  1. 123

    0下载:
  2. Verilog是广泛应用的硬件描述语言,可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大,应用硬件描述语言进行描述的CPLD结构,成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计,达到对Verilog HDL的理解,同时对CPLD器件进行简要了解。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:586.59kb
    • 提供者:
  1. FX2LP-FPGA

    0下载:
  2. xilinx FPGA XC6LX9 与CY7C68013通信程序-xilinx FPGA XC6LX9 and communication program CY7C68013
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:586.66kb
    • 提供者:书才
  1. esi

    0下载:
  2. FPGA的涡流检测正交信号源的设计方法 .-Eddy current testing FPGA design method of orthogonal signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:586.81kb
    • 提供者:rish
  1. 1306151376

    0下载:
  2. example about xilinx example
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:587kb
    • 提供者:okanijerya
  1. ds18b20_ip

    0下载:
  2. DS18B20芯片的FPGA驱动,采用的语言是verilog。-DS18B20 chip FPGA driven language used is verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:587kb
    • 提供者:rachel
  1. DDSvhdl

    0下载:
  2. 直接数据频率合成;数据ROM制作;mif文件制作-Direct data modulation data ROM production mif documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:587.27kb
    • 提供者:Troy
  1. traffic-controller-lianjie

    0下载:
  2. 基于DE2-70开发板的交通灯设计,有50MHz的分频程序,交通控制程序,数码管显示程序,采用Quartus ii 软件,对应开发板的引脚已经对应好,直接下载到DE2-70开发板可用-DE2-70 development board based design of traffic lights, there is a 50MHz frequency procedures, traffic control procedures, digital tube display program, usin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:587.38kb
    • 提供者:李文婷
  1. uart

    0下载:
  2. 基于RS232的串口通信 源代码-UART base on rs232 verilog files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:587.47kb
    • 提供者:方禹
  1. DiSyLab2

    0下载:
  2. A vhdl design of a simple control unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:587.59kb
    • 提供者:vasoggr
  1. SubwayAutoTicketSellSystemENDfinal

    0下载:
  2. 用VHDL实现地铁售票系统,可以输入票得张数,可以实现找零功能。-Using VHDL subway ticketing system, you can enter the number of sheets have tickets, you can achieve the change function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:587.77kb
    • 提供者:李超越
« 1 2 ... .35 .36 .37 .38 .39 3040.41 .42 .43 .44 .45 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭