CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .30 .31 .32 .33 .34 3035.36 .37 .38 .39 .40 ... 4323 »
  1. DF2C8_02_Key_SW_LED

    0下载:
  2. FPGA开发板上控制LED灯的例子,详细操作步骤例子中有介绍-FPGA development board controls LED lamp example, the example detailed steps are introduced
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:581.9kb
    • 提供者:quna
  1. xiyiji

    0下载:
  2. 基于开发板制成的洗衣机,对于大学生的课程设计很适用-Washer made based development board, designed for college courses is applicable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:581.97kb
    • 提供者:cy
  1. fft

    1下载:
  2. 快速傅立叶变换(FFT)的FPGA实现,本系统采用了不同点数基2的复FFT。-Fast Fourier Transform (FFT) of the FPGA, the system uses two different points-based complex FFT.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-08
    • 文件大小:582kb
    • 提供者:xiaoming
  1. USB2UART

    0下载:
  2. usb串口通信的固件程序与FPGA控制程序-usb serial communication firmware and FPGA control program
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-31
    • 文件大小:582.01kb
    • 提供者:yxm
  1. GraphicEqualizer

    0下载:
  2. Graphic Equalizer sample display -Graphic Equalizer sample display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:582.02kb
    • 提供者:zhang
  1. shuzizhong

    0下载:
  2. 数字钟,通过FPGA实现了各种功能,课程设计所做,因为代码简单,没有分模块,一个程序写完了。-Responder, through the FPGA to achieve a variety of functions, curriculum design done, because the code is simple, there is no sub-module, a program finished.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:582.08kb
    • 提供者:liuye
  1. adc

    0下载:
  2. 用verilog实现TLC549——AD采集实验,采集完的数送给数码管显示-TLC549- AD Acquisition experimental collection finished with verilog number sent to the digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:582.14kb
    • 提供者:蒋亮
  1. Verilog

    0下载:
  2. 东南大学Verilog HDL经典讲义,有助于初学者的学习-Southeast University, Verilog HDL classic lectures to help beginners learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:582.18kb
    • 提供者:
  1. Digital_Clock

    0下载:
  2. FPGA数字时钟完美通过测试。目标板是ZRTECH的EP2C5T144C8 CORE2-5U核心板及PERI1-8KD配套子卡。-The FPGA digital clock perfect pass the test. The target board is ZRTECH EP2C5T144C8 CORE2-5U core board and PERI1-8KD supporting daughter card.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:582.24kb
    • 提供者:午后薄荷
  1. Frequency-counter

    0下载:
  2. 基于FPGA的频率计设计。通过FPGA运用、 HDL编程,利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计,该频率计的测量范围为0-100MHZ,利用QUARTUS II集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,经实际电路测试,仿真和实验结果表明,该频率计有较高的实用性和可靠性。-Frequency counter FPGA-based design. By using FPGA, VHDL programming, the use of FPGA (fi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:582.26kb
    • 提供者:吴亮
  1. SOS

    0下载:
  2. 基于verilog的sos求救信号的编写,适用于quartus ii的开发环境!-Verilog based distress signal written in sos, apply quartus ii development environment!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:582.31kb
    • 提供者:邓智友
  1. 16weiyunsuanqi

    0下载:
  2. 16位运算器的设计和实现,具有参考价值,适合vhdl课设-16-bit computing design and the realization of a reference value for class-based vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:582.34kb
    • 提供者:
« 1 2 ... .30 .31 .32 .33 .34 3035.36 .37 .38 .39 .40 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭