CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .37 .38 .39 .40 .41 3042.43 .44 .45 .46 .47 ... 4323 »
  1. 1

    0下载:
  2. 很无语呀 上面 第一部分_直流电路_电路3-dian lu aa7 ss dd de d d d d d d ddd d d dd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:40.5kb
    • 提供者:曲生
  1. crcm

    0下载:
  2. 用VHDL实现的CRC冗余码校验功能,QUARTUSii软件实现的-VHDL implementation of the CRC with the CRC function, QUARTUSii software implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:206.16kb
    • 提供者:zb
  1. hello_world

    0下载:
  2. FPGA SOPC设计的uart串口 NIOS II中的程序 自己亲自做的 在串口调试工具中成功调试-FOGA SOPC UART NIOS II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.78kb
    • 提供者:宋冬锋
  1. led

    0下载:
  2. 基于FPGA的简单VHDL编写的流水灯程序 -FPGA VHDL LIUSHUIDENG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.24kb
    • 提供者:宋冬锋
  1. song

    0下载:
  2. 基于FPGA的简易电子琴琴键发音,使用语言Verilog。-FPGA-based electronic organ keyboard sounds simple, use the language Verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:310.19kb
    • 提供者:zhailei
  1. Verilog_HDL_

    0下载:
  2. Verilog HDL华为入门教程,简单易懂,对初学者来说很好的一个教程-Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:256.83kb
    • 提供者:张金梅
  1. diver

    0下载:
  2. 用VHDL语言产生一个5位数除法器,电子课程设计题目之一-VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:551.67kb
    • 提供者:笨蛋
  1. Baseband_line_code

    0下载:
  2. 基于VHDL语言的基带线路码产生电路设计(毕业论文),内涵完整的源代码-Based on VHDL language baseband line code generation circuit design (Thesis), meaning the complete source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:666.75kb
    • 提供者:tanisaber
  1. FPGA

    0下载:
  2. FPGA设计(设计思想与技巧).很好很实用,希望对大家有所帮助。-FPGA design (design and techniques). Very very useful, we want to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:254.17kb
    • 提供者:李晨辉
  1. PS2_keyboard

    0下载:
  2. implement a PS/2 keyboard host controller by using verilog HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:80.87kb
    • 提供者:chalis
  1. rd_wr_generate

    0下载:
  2. 读写地址产生程序,在FPGA中,用起来还是不错的-generate the address of reading and writing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:5.78kb
    • 提供者:吴朱佳
  1. Miller

    0下载:
  2. 课程设计、原理图、编译码VHDL语言描述-Curriculum design, schematics, VHDL language to describe the encoding and decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.92mb
    • 提供者:谢能燕
« 1 2 ... .37 .38 .39 .40 .41 3042.43 .44 .45 .46 .47 ... 4323 »
搜珍网 www.dssz.com