CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .41 .42 .43 .44 .45 3046.47 .48 .49 .50 .51 ... 4323 »
  1. DAC902

    0下载:
  2. DAC902测试 Quartus II 实现的-DAC902 test Quartus II implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:861.81kb
    • 提供者:叶才三
  1. Verilog

    0下载:
  2. Verilog 黄金指南Version 1.0, August 1996 书,不是代码-Verilog Golden Guide Version 1.0, August 1996 book, not the code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:272.38kb
    • 提供者:叶才三
  1. ElectronicClockAndSimulationOfVHDLProcedures

    0下载:
  2. 电子时钟VHDL程序与仿真,含有源代码及详细的说明,非常好的参考资料,希望对学习VHDL的人有所帮助-VHDL procedures and simulation of electronic clock, with source code and detailed instructions, very good reference for those who want to learn VHDL help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:58.69kb
    • 提供者:高伟
  1. FSKModulatinAndDemodulationProgramingAndSimulation

    0下载:
  2. 基于VHDL硬件描述语言,对基带信号进行FSK调制解调并进行仿真-VHDL hardware descr iption language based on the base-band signals and simulation FSK modulation and demodulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:52.03kb
    • 提供者:高伟
  1. xin

    0下载:
  2. 实现乘法,8位的乘法功能,比较简单实用,能够实现控件开始运算-Achieve multiplication, 8-bit multiplication function is relatively simple and practical, to start operations to achieve control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:960.37kb
    • 提供者:chen
  1. ss

    0下载:
  2. 交通灯控制VHDL源代码,简洁明了,非常不错。-VHDL source code of traffic light control, concise, very good.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:788byte
    • 提供者:余力
  1. DigitalClock

    0下载:
  2. 该数字钟,采用VHDL语言编写,具有即时,跑表,调时,调分,闹铃等功能,另外还可以增加一些功能,例如正点报时等-The digital clock, using VHDL language, with real-time, PaoBiao, adjustable, adjustable, alarm functions, also can add some functions, such as punctual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.27mb
    • 提供者:fushibin
  1. add8

    0下载:
  2. 用VHDL语言实现的八位计数器 可进行简单的加减乘除运算-It is a counting device with eight-bit that could plus ,subtract ,multiply and divide.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.7kb
    • 提供者:
  1. shumaguanxianshi

    0下载:
  2. vhdl语言实现的数码管显示控制程序段,可实现数码管的扫描显示-It is a displayer control sequence using VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.1kb
    • 提供者:
  1. balucaidhengsheji

    0下载:
  2. 采用VHDL设计的八路彩灯设计,可实现四种不同状态的彩灯显示形式-This is a colourful led-light design which can realize different displayer of led-light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.93kb
    • 提供者:
  1. shuzizhong

    0下载:
  2. 数字钟设计,分别由一个24和60进制的计数器及显示模块组成。-It is about a design of digital clock,which is comprised a 24 and a 60 counting device and a display device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.16mb
    • 提供者:
  1. project

    0下载:
  2. 介绍了利用VHDL硬件描述语言设计的简易数字钟的思路和技巧。在QuatusⅡ开发环境中编译和仿真了所设计的程序,并在可编程逻辑器件上下载验证。仿真和验证结果表明,该设计方法切实可行,具有一定的借鉴性。-digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:353.69kb
    • 提供者:wb
« 1 2 ... .41 .42 .43 .44 .45 3046.47 .48 .49 .50 .51 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭